1、引言

在現(xiàn)代數(shù)字通信中， 數(shù)據(jù)傳輸，時(shí)鐘校時(shí)等問題中很重要的一個(gè)方面是信號的同步。而同步系統(tǒng)中的核心技術(shù)就是鎖相環(huán)。通常商用的全數(shù)字鎖相環(huán)（DPLL）的關(guān)鍵部件是電荷泵和數(shù)字延遲線。電荷泵將數(shù)字鑒相器得到的相位差信息以電荷的方式累積起來，并根據(jù)積累的電荷量控制數(shù)字延遲線的反饋環(huán)，從而獲得相應(yīng)的本地估算時(shí)鐘。即使是微小的相位差，也會導(dǎo)致電荷泵的電荷的累積。因此，這種技術(shù)實(shí)現(xiàn)的鎖相環(huán)可以達(dá)到很高的同步精度。

但使用這種技術(shù)實(shí)現(xiàn)的全數(shù)字鎖相環(huán)是針對高頻信號（如大部分FPGA中內(nèi)嵌的DPLL都要求輸入時(shí)鐘在25MHz以上）。而由于低頻信號的特點(diǎn)，使它相對一般的信號存在以下特殊的要求：

1. 作為輸入時(shí)鐘脈沖頻率低，因此追蹤速度比較慢，必須充分利用相位差信息以提高追蹤速度。如，GPS秒信號的頻率為1Hz。以最壞的情況計(jì)算，相位差為 ，即輸入時(shí)鐘和本地估算時(shí)鐘相差0.5s。如果每次調(diào)整1μs，同相需要500000s。如果每次調(diào)整過多，鎖相時(shí)精度達(dá)不到要求。

2. 時(shí)鐘抖動(dòng)（clock jitter）的影響在低頻信號中比較明顯。對于一個(gè)1KHz的低頻信號，即使時(shí)鐘抖動(dòng)只占信號周期的0.1%，也會出現(xiàn)1μs的偏差。這樣的時(shí)鐘抖動(dòng)會導(dǎo)致鎖相環(huán)試圖跟蹤，使鎖相環(huán)的輸出出現(xiàn)抖動(dòng)。

而且，低頻信號的鑒相周期較長（如GPS的秒脈沖為1s），很難實(shí)現(xiàn)電荷泵在這么長的時(shí)間內(nèi)，其存儲的電荷不流失。因此，通常商用的DPLL無法用于這樣的低頻時(shí)鐘信號。同時(shí)GPS的秒脈沖的時(shí)鐘抖動(dòng)可能達(dá)到1μs 以上。對于時(shí)鐘源，這些時(shí)鐘抖動(dòng)是需要濾除的。

因此，本文在分析通用全數(shù)字鎖相環(huán)的實(shí)現(xiàn)技術(shù)的基礎(chǔ)上，提出一種針對低頻信號的全數(shù)字鎖相環(huán)的實(shí)現(xiàn)技術(shù)。

2、鎖相原理：

全數(shù)字鎖相環(huán)是根據(jù)輸入時(shí)鐘和本地估算時(shí)鐘之間的相位誤差對本地估算時(shí)鐘進(jìn)行不斷的反饋調(diào)節(jié)，從而達(dá)到本地估算時(shí)鐘相位跟蹤輸入信號相位的目的。

本設(shè)計(jì)要求能在較短的時(shí)間內(nèi)對時(shí)鐘信號鎖定，同時(shí)又希望完成鎖定后，對時(shí)鐘信號的時(shí)鐘抖動(dòng)有較強(qiáng)的濾除作用。因此，DPLL可分為兩個(gè)工作狀態(tài)：鎖定狀態(tài)和失鎖狀態(tài)。在不同工作狀態(tài)下，采用不同的濾波原則，以達(dá)到較快的鎖定速度，同時(shí)使輸出信號的時(shí)鐘抖動(dòng)較小。

本設(shè)計(jì)由四個(gè)部分組成：數(shù)字鑒相器（DPD），數(shù)字環(huán)路濾波器（DLF），數(shù)字壓控振蕩器（DCO）和鎖定檢測電路。數(shù)字鑒相器檢測輸入時(shí)鐘信號和本地估算信號的相位關(guān)系，而數(shù)字環(huán)路濾波器根據(jù)相位關(guān)系產(chǎn)生控制信號。當(dāng)鎖相環(huán)處于鎖定狀態(tài)時(shí)，因?yàn)檩斎霑r(shí)鐘信號的時(shí)鐘抖動(dòng)是隨機(jī)出現(xiàn)，即時(shí)鐘信號和估算信號的相位先后關(guān)系是平均出現(xiàn)的。因此，經(jīng)過環(huán)路濾波器的隨機(jī)徘徊濾波器（可逆計(jì)數(shù)器）時(shí)，隨機(jī)徘徊濾波器的計(jì)數(shù)值保持在閾限內(nèi)，鎖相環(huán)保持在鎖定狀態(tài)，濾除了輸入時(shí)鐘信號的時(shí)鐘抖動(dòng)。當(dāng)失鎖時(shí)，時(shí)鐘信號的相位總是超前估算信號，或反之。隨機(jī)徘徊濾波器溢出，鎖相環(huán)進(jìn)入失鎖狀態(tài)。在失鎖狀態(tài)下，環(huán)路濾波器經(jīng)過高位和低位兩個(gè)計(jì)數(shù)器將相位關(guān)系轉(zhuǎn)化為控制脈沖。高位計(jì)數(shù)器輸出頻率控制脈沖，低位計(jì)數(shù)器輸出相位控制脈沖。利用相位差信息，在一個(gè)鑒相周期內(nèi)，低位計(jì)數(shù)器可以輸出多個(gè)脈沖，從而以對數(shù)關(guān)系（log）實(shí)現(xiàn)移相，實(shí)現(xiàn)較快的鎖定速度。如果，在一個(gè)鑒相周期內(nèi)，相位差過大時(shí)，高位計(jì)數(shù)器輸出控制脈沖使估算信號的頻率變化，實(shí)現(xiàn)鎖頻。

3、各功能模塊的實(shí)現(xiàn)：

本設(shè)計(jì)使用自頂向下的設(shè)計(jì)方式，分為數(shù)字鑒相器，數(shù)字環(huán)路濾波器，數(shù)字壓控振蕩器和鎖定檢測電路。

3.1數(shù)字鑒相器：

常用的鑒相器常用的有兩種類型：異或門（XOR）鑒相器和邊沿控制鑒相器（ECPD），本設(shè)計(jì)中在鎖定時(shí)需要利用相位差達(dá)到快速同步的目的，因此采用邊沿控制鑒相器。

如圖，鎖存器提取時(shí)鐘信號和本地估算信號的上升沿，當(dāng)檢測到上升沿時(shí)，鎖存器輸出“１”。鑒相狀態(tài)轉(zhuǎn)移邏輯根據(jù)鎖存器的輸出“１”的先后關(guān)系判斷相位先后，輸出up/down信號控制數(shù)字環(huán)路濾波器中的加減計(jì)數(shù)器，并在鎖存器同時(shí)輸出“１”時(shí)，將鎖存器清零，準(zhǔn)備下一次鑒相。同時(shí)在相位差信號中指出兩者的相位差，其占空比和相位差成正比。因此，邊沿控制鑒相器的鑒相范圍為［0，2 ］。

3.2數(shù)字環(huán)路濾波器：

DPLL的數(shù)字環(huán)路濾波器（DLF）是本設(shè)計(jì)的關(guān)鍵。它由兩部分組成：隨機(jī)徘徊濾波器和低通濾波器。當(dāng)DPLL處于失鎖時(shí)，低通濾波器將相位差信息轉(zhuǎn)化為控制信號，控制數(shù)字壓控振蕩器的輸出，使本地估算信號和輸入時(shí)鐘信號同步。同時(shí)，隨機(jī)徘徊濾波器的輸出送入鎖定檢測電路，以判斷DPLL是否已經(jīng)鎖定。當(dāng)DPLL鎖定時(shí)，低通濾波器的輸出被阻斷。而鎖定檢測電路根據(jù)隨機(jī)徘徊濾波器的輸出判斷DPLL是否失鎖。

隨機(jī)徘徊濾波器可以用模為K的可逆計(jì)數(shù)器實(shí)現(xiàn)。模K計(jì)數(shù)器復(fù)位時(shí)值為K，每一個(gè)鑒相周期，當(dāng)輸入信號和本地估算信號的上升沿不一致時(shí)，計(jì)數(shù)值變化1，當(dāng)up為1時(shí)，計(jì)數(shù)器向上計(jì)數(shù)。當(dāng)down為1時(shí)，計(jì)數(shù)器向下計(jì)數(shù)。當(dāng)計(jì)數(shù)值為閾值0或2K時(shí)，計(jì)數(shù)器產(chǎn)生進(jìn)位信號，并復(fù)位為K。鎖定檢測電路根據(jù)進(jìn)位信號，判斷DPLL的工作狀態(tài)。

根據(jù)仿真結(jié)果可見，在鎖定狀態(tài)下隨機(jī)徘徊濾波器的計(jì)數(shù)值在［0，2K］的范圍徘徊時(shí)，沒有進(jìn)位產(chǎn)生。有效的濾除了輸入時(shí)鐘信號的時(shí)鐘抖動(dòng)和隨機(jī)噪聲。

在DPLL失鎖的情況下，鑒相產(chǎn)生的相位差信息通過低通濾波器成為控制信號。根據(jù)鎖相環(huán)的鎖頻，鎖相的要求，低通濾波器可以使用兩個(gè)計(jì)數(shù)器級聯(lián)而成。當(dāng)?shù)臀坏挠?jì)數(shù)器計(jì)到閾值時(shí)，產(chǎn)生進(jìn)位脈沖，使壓控振蕩器的輸出脈沖移相。同時(shí)，高位計(jì)數(shù)器加一，當(dāng)高位計(jì)數(shù)器進(jìn)位時(shí)，壓控振蕩器的分頻比隨之變化。輸出脈沖的頻率改變。

由仿真結(jié)果可見，根據(jù)鑒相器的相位差信息，低通濾波器將它轉(zhuǎn)化為壓控振蕩器的控制脈沖（lf_tmp和p_cnt），其中l(wèi)f_tmp控制相位移動(dòng)。只有在一個(gè)鑒相周期內(nèi)，相位差較大時(shí)，高位計(jì)數(shù)器才會輸出進(jìn)位脈沖（p_cnt），使分頻比改變，加快鎖定并實(shí)現(xiàn)鎖頻。因此，在每個(gè)鑒相周期結(jié)束時(shí)，高位計(jì)數(shù)器要清零。

3.3數(shù)字壓控振蕩器：

數(shù)字壓控振蕩器由脈沖加減電路和分頻比可變的分頻器組成。其中，脈沖加減電路實(shí)現(xiàn)了對本地估算信號的相位的調(diào)整，分頻器實(shí)現(xiàn)了頻率的調(diào)整。數(shù)字壓控振蕩器受鎖定檢測電路的控制。當(dāng)鎖定狀態(tài)時(shí)，環(huán)路濾波器的調(diào)整信號被禁止。

在失鎖時(shí)，脈沖加減電路的控制信號為鑒相器的up/down信號和低位計(jì)數(shù)器輸出的加/減控制脈沖。如果up信號為“１”，同時(shí)加/減控制脈沖出現(xiàn)一個(gè)控制脈沖時(shí)，脈沖加減電路少輸出一個(gè)脈沖，使本地估算信號落后一個(gè)脈沖的相位；反之，脈沖加減電路多輸出一個(gè)脈沖。調(diào)整信號被禁止時(shí)，脈沖加減電路則是一個(gè)對中心工作頻率兩分頻的分頻器。分頻器的輸入信號為鑒相器的up/down信號和高位計(jì)數(shù)器輸出的進(jìn)位脈沖。每當(dāng)輸入一個(gè)進(jìn)位脈沖時(shí)，分頻比根據(jù)up/down相應(yīng)加/減1，調(diào)整輸出信號的頻率。

3.4鎖定檢測電路：

鎖定檢測電路可用計(jì)數(shù)器實(shí)現(xiàn)，它的原理是檢測環(huán)路濾波器的隨機(jī)徘徊濾波器的進(jìn)位信號。當(dāng)DPLL處于鎖定狀態(tài)時(shí)，隨機(jī)徘徊濾波器出現(xiàn)進(jìn)位信號時(shí)，DPLL進(jìn)入失鎖狀態(tài)。而在失鎖狀態(tài)的情況下，每個(gè)鑒相周期，鎖定檢測電路的計(jì)數(shù)器的計(jì)數(shù)值加一。當(dāng)隨機(jī)徘徊濾波器出現(xiàn)進(jìn)位時(shí)，鎖定檢測電路的計(jì)數(shù)器的計(jì)數(shù)值被清零。如果，經(jīng)過預(yù)定數(shù)值的鑒相周期，隨機(jī)徘徊濾波器都沒有出現(xiàn)進(jìn)位，鎖定檢測電路的計(jì)數(shù)器達(dá)到閾值，輸出進(jìn)位，DPLL進(jìn)入鎖定狀態(tài)。表明在一定誤差范圍內(nèi)，輸入信號和本地估算信號的相位和頻率一致。

4、結(jié)語

如圖，在失鎖情況下，lf_tmp為脈沖加減電路的控制脈沖，根據(jù)輸入信號（sign）和本地估算信號（clk）的相位關(guān)系，脈沖加減電路的輸出脈沖（divclk）相應(yīng)的多/少輸出脈沖，使sign和clk信號的相位逼近。然后，divclk經(jīng)過分頻比可變的分頻器，產(chǎn)生本地估算信號（clk）。

由于鎖定環(huán)路的各部分的工作頻率是在外部晶振f的工作頻率下。因此最終的鎖定同步誤差取決于晶振頻率f，為1/f（秒）。在失鎖狀態(tài)下，利用了相位差的信息。假設(shè)上升沿相差T秒，當(dāng)Ｔ較小時(shí)環(huán)路的每個(gè)鑒相周期的相位移動(dòng)為 秒。而Ｔ較大時(shí)，分頻器的分頻比改變，實(shí)現(xiàn)鎖頻。因此，當(dāng)GPS的秒信號的相位差為 時(shí)，即0.5秒，而晶振頻率為1MHz時(shí)。將用 秒（約22秒）達(dá)到鎖定。

本設(shè)計(jì)在分析了低頻信號的特點(diǎn)后，利用CPLD實(shí)現(xiàn)了對低頻信號的鎖相技術(shù)。在使用Altera公司的EPM7128SCL84-7芯片和quartus 2軟件仿真可得，本設(shè)計(jì)能夠滿足對低頻信號的鎖相要求。

本文作者創(chuàng)新點(diǎn)：分析了低頻信號的特點(diǎn)和普通商用數(shù)字鎖相環(huán)的原理后，提出一種基于CPLD用于低頻信號的數(shù)字鎖相環(huán)的實(shí)現(xiàn)方法。這種實(shí)現(xiàn)方法對于低頻信號可以達(dá)到較快的鎖定速度和較小的時(shí)鐘抖動(dòng)。

責(zé)任編輯：gt