解析FPGA競(jìng)爭(zhēng)格局背后的驅(qū)動(dòng)因素

?投資摘要：

FPGA是一個(gè)高度集中的市場(chǎng)，龍頭賽靈思占據(jù)過半份額，前4名玩家合計(jì)份額90%+。憑借高進(jìn)入壁壘，清晰且確定的競(jìng)爭(zhēng)格局，美股FPGA廠商的估值在同類數(shù)字芯片公司中均位居前列。此外，龍頭賽靈思在快速增長(zhǎng)的市場(chǎng)，維持了近20年50%+的市場(chǎng)份額，以及較高的ROIC水平，足以說明其極強(qiáng)的競(jìng)爭(zhēng)優(yōu)勢(shì)。我們?cè)谙盗袌?bào)告一《FPGA給用戶提供了什么價(jià)值？》中，闡述了FPGA的價(jià)值在于高靈活的特性和高并行的架構(gòu)，我們亦提到了FPGA競(jìng)爭(zhēng)的關(guān)鍵點(diǎn)在于：制程領(lǐng)先、產(chǎn)品定義、架構(gòu)創(chuàng)新以及EDA工具的易用性。

在本篇系列報(bào)告四中，我們將闡述FPGA清晰的競(jìng)爭(zhēng)格局背后的原因，通過對(duì)FPGA全球三大公司Xilinx、Altera和Lattice的發(fā)展歷史進(jìn)行了詳盡的復(fù)盤，系統(tǒng)地回答這些問題：FPGA商業(yè)模式的本質(zhì)是什么？FPGA廠商自身的價(jià)值在哪里？為什么龍頭能有這么強(qiáng)的護(hù)城河？我們認(rèn)為，F(xiàn)PGA的商業(yè)模式的本質(zhì)是，用高標(biāo)準(zhǔn)化的芯片覆蓋長(zhǎng)尾市場(chǎng)以產(chǎn)生經(jīng)濟(jì)性，龍頭之所以能有強(qiáng)的壟斷性份額，是因?yàn)槠湓谝环N客戶鎖定下的規(guī)模經(jīng)濟(jì)下運(yùn)作，使得龍頭可以在多輪迭代中不斷積累自身優(yōu)勢(shì)，侵蝕其他玩家的份額，在這一過程中，落后的廠商不斷被淘汰，而行業(yè)的進(jìn)入壁壘在不斷地提高。賽靈思成為龍頭的原因在于：1）制程領(lǐng)導(dǎo)者；2）對(duì)客戶的需求把握最好，優(yōu)秀的競(jìng)爭(zhēng)策略制定和執(zhí)行能力；3）生態(tài)的培養(yǎng)效果最好。

? 復(fù)盤1990-2022年FPGA競(jìng)爭(zhēng)格局演變，我們發(fā)現(xiàn)了什么？制程競(jìng)爭(zhēng)是貫穿FPGA整個(gè)發(fā)展歷史的競(jìng)爭(zhēng)主線，制程領(lǐng)先是FPGA市場(chǎng)份額最直接的決定因素。除此之外，在FPGA發(fā)展的不同階段，有著不同的階段競(jìng)爭(zhēng)主線，實(shí)質(zhì)是FPGA不同階段的性能突破點(diǎn)：門級(jí)數(shù)競(jìng)爭(zhēng)是FPGA廠商第一階段的競(jìng)爭(zhēng)主線（1984-2000），F(xiàn)PGA不斷提升自身容量以獲得替代ASIC的市場(chǎng)，門級(jí)數(shù)領(lǐng)先者往往獲得大部分市場(chǎng)份額。集成度競(jìng)爭(zhēng)是FPGA廠商第二階段的競(jìng)爭(zhēng)主線（2000-2010），將板上分立的DSP等器件納入到FPGA，背后是減少電路面積、降低功耗和系統(tǒng)成本的需求，先推出高集成度FPGA的廠商獲得了更多的替代DSP等競(jìng)爭(zhēng)產(chǎn)品的份額。異構(gòu)化競(jìng)爭(zhēng)是FPGA目前的競(jìng)爭(zhēng)主線（2010-今），F(xiàn)PGA廠商競(jìng)相推出SoC FPGA，通過將板上的CPU等處理器嵌入到FPGA中，使得SoC既具備CPU的靈活性，又具備FPGA的高并行計(jì)算能力，進(jìn)一步提升系統(tǒng)性能、減少板上面積和功耗，不斷并獲得來自嵌入式處理的市場(chǎng)。

? FPGA商業(yè)模式的本質(zhì)？用高標(biāo)準(zhǔn)化的芯片覆蓋長(zhǎng)尾市場(chǎng)以產(chǎn)生經(jīng)濟(jì)性，這些小批量應(yīng)用累積起來的出貨量足以支撐FPGA的制程不斷升級(jí)。FPGA是高度標(biāo)準(zhǔn)化的芯片，通過改變FPGA中LUT4里面的16位掩碼，就能靈活地對(duì)應(yīng)不同的組合電路，再結(jié)合寄存器，可以完成時(shí)序電路的功能，從而實(shí)現(xiàn)任意電路的“可編程”。隨著芯片制程的提升，研發(fā)成本變得愈發(fā)昂貴，為小批量的應(yīng)用開發(fā)一顆ASIC/ASSP變得越來越不經(jīng)濟(jì)，越來越多的客戶轉(zhuǎn)向使用FPGA。 為什么龍頭能有這么強(qiáng)的護(hù)城河？因?yàn)槠湓谝环N客戶鎖定下的規(guī)模經(jīng)濟(jì)下運(yùn)作，使得龍頭可以在多輪迭代中不斷積累自身優(yōu)勢(shì)，侵蝕其他玩家的份額，在這一過程中，落后的廠商不斷被淘汰，而行業(yè)的進(jìn)入壁壘在不斷地提高。

FPGA如何鎖定客戶？由于最關(guān)鍵的布局布線只能在FPGA廠商自己的EDA中進(jìn)行，使得FPGA的軟硬件形成極強(qiáng)的綁定。如無必要，客戶通常不會(huì)更換FPGA廠商，而是根據(jù)自身的量產(chǎn)計(jì)劃每年重復(fù)訂購(gòu)，展現(xiàn)非常強(qiáng)的客戶粘性。同樣地，為了減少轉(zhuǎn)換成本，客戶會(huì)傾向于沿用上一代FPGA的供應(yīng)商，跨代際的客戶黏性也非常強(qiáng)。

? 如何理解FPGA的規(guī)模經(jīng)濟(jì)？
價(jià)格上，F(xiàn)PGA有著非常陡峭的降價(jià)曲線；需求上，出貨量的頂峰一般在第5-6年達(dá)到，這使得FPGA生命周期中約60%的收入在前6年發(fā)生，后9年FPGA參與者通常面對(duì)的是量?jī)r(jià)齊跌的市場(chǎng)。由于量大的客戶在前兩年就會(huì)被領(lǐng)先的玩家鎖定，如果不能做到前兩年內(nèi)推出新一代制程的產(chǎn)品，基本就會(huì)錯(cuò)失這一代產(chǎn)品市場(chǎng)收入最多的階段。因此，對(duì)于FPGA廠商來說，競(jìng)爭(zhēng)策略就是盡可能領(lǐng)先對(duì)手推出新一代的產(chǎn)品，在前2年完成盡量多的Design-wins，以獲得更多被鎖定的客戶。在獲得強(qiáng)勁的Design-wins之后，F(xiàn)PGA廠商憑借HVM（High-Volume Manufacture）階段的大量訂單迅速降低成本，并進(jìn)一步開啟激進(jìn)的降價(jià)，以阻止落后的競(jìng)爭(zhēng)者進(jìn)入。由于FPGA的EDA和硬件強(qiáng)綁定的特性，客戶轉(zhuǎn)換成本極高，F(xiàn)PGA的頭部廠商在獲客成本上出現(xiàn)規(guī)模經(jīng)濟(jì)，高的在位優(yōu)勢(shì)進(jìn)一步提升了行業(yè)的進(jìn)入壁壘。在2-3輪制程迭代后，落后的廠商愈發(fā)無法獲得足夠的收入以投入到下一代產(chǎn)品的開發(fā)，選擇退出，市場(chǎng)上其他玩家的比例會(huì)大幅減少，市場(chǎng)份額會(huì)向頭部集中，清晰的格局使得FPGA頭部廠商的毛利率均穩(wěn)定維持在60%+的高水平區(qū)間。FPGA龍頭在研發(fā)上同樣具有規(guī)模經(jīng)濟(jì)。此外，F(xiàn)PGA廠商收入曲線的本質(zhì)是每一代產(chǎn)品收入曲線的疊加，必須每2-3年推出新品，以避免產(chǎn)品周期造成的收入下滑。

? 我們從FPGA的客戶的視角分析，發(fā)現(xiàn)客戶對(duì)FPGA主要有兩大訴求：一是為自己的產(chǎn)品獲得競(jìng)爭(zhēng)力的提升，二是降低開發(fā)的風(fēng)險(xiǎn)。從客戶的視角延伸到FPGA競(jìng)爭(zhēng)的關(guān)鍵因素，我們總結(jié)為以下六點(diǎn)：客戶關(guān)系、產(chǎn)品、IP庫(kù)、軟件、制造和運(yùn)營(yíng)能力。我們認(rèn)為，賽靈思成為龍頭的原因在于：1）制程領(lǐng)導(dǎo)者。 2）對(duì)客戶的需求把握最好，優(yōu)秀的競(jìng)爭(zhēng)策略制定和執(zhí)行能力。 3）生態(tài)的培養(yǎng)效果最好。

風(fēng)險(xiǎn)提示:下游需求不及預(yù)期，中美貿(mào)易摩擦加劇。

我們?cè)谙盗袌?bào)告一《FPGA給用戶提供了什么價(jià)值？》闡述了FPGA的價(jià)值在于高靈活性及高并行超低時(shí)延的計(jì)算能力，我們亦提到了FPGA競(jìng)爭(zhēng)的關(guān)鍵點(diǎn)在于：制程領(lǐng)先、產(chǎn)品定義、架構(gòu)創(chuàng)新以及EDA工具的易用性。在本篇系列報(bào)告四中，我們將系統(tǒng)地回答這些問題：FPGA廠商自身的價(jià)值在哪里？FPGA廠商的競(jìng)爭(zhēng)究竟在拼什么？龍頭賽靈思是如何培育競(jìng)爭(zhēng)優(yōu)勢(shì)的？ ? FPGA是一個(gè)高度集中的市場(chǎng)，龍頭賽靈思占據(jù)過半份額，前4名玩家合計(jì)份額90%+。根據(jù)Marketsandmarkets數(shù)據(jù)及我們估算，2022年，F(xiàn)PGA龍頭賽靈思全球市場(chǎng)占有率為50%，與第二名英特爾（收購(gòu)Altera）的25%拉開了明顯差距，而作為行業(yè)第三、第四名的Lattice和Microchip（收購(gòu)Microsemi）市場(chǎng)份額接近，均不超過10%。行業(yè)呈現(xiàn)高度集中態(tài)勢(shì)，CR4超過90%，且均為美國(guó)公司。其中，龍頭賽靈思在2003年市占率超過50%，在隨后20年間，基本保持在50%以上。 ?

龍頭賽靈思維持了近20年的50%+的市場(chǎng)份額，以及較高的ROIC水平，足以說明其極強(qiáng)的競(jìng)爭(zhēng)優(yōu)勢(shì)。賽靈思自1984年發(fā)明FPGA以來，市場(chǎng)份額從1990年的18%一路爬升到2003年的50%，并在隨后20年間基本維持在50%上下，而在1990-2019近30年間，F(xiàn)PGA市場(chǎng)復(fù)合增長(zhǎng)率為14%，一直保持著較高速度的增長(zhǎng)。賽靈思在03年后的ROIC一直維持在15%上下的較高水平，并在2018-2019年爬升至20%+。在一個(gè)快速成長(zhǎng)的行業(yè)中，龍頭能在15%+的ROIC水平維持近20年的50%的市場(chǎng)份額，足以說明FPGA龍頭有著非常強(qiáng)的競(jìng)爭(zhēng)優(yōu)勢(shì)。 ?

美股FPGA公司高估值的原因？高進(jìn)入壁壘，清晰且確定的競(jìng)爭(zhēng)格局。FPGA雖然是一個(gè)不大不小的市場(chǎng)（2022全球83億美元），但憑借高進(jìn)入壁壘，以及確定且清晰的競(jìng)爭(zhēng)格局，使得美股FPGA廠商的估值在同類數(shù)字芯片公司中均位居前列。 ?

01?

復(fù)盤1990-2022年FPGA的

競(jìng)爭(zhēng)格局演變，我們發(fā)現(xiàn)了什么？

制程競(jìng)爭(zhēng)是貫穿FPGA發(fā)展歷史的競(jìng)爭(zhēng)主線，制程領(lǐng)先是FPGA市場(chǎng)份額最直接的決定因素。FPGA的通用性使其走線和面積比起ASIC來說不是最優(yōu)。因此，F(xiàn)PGA必須在制程上做到領(lǐng)先ASIC或者ASSP數(shù)代，以帶來更有競(jìng)爭(zhēng)力的性能表現(xiàn)，這使得FPGA對(duì)制程的追逐是必然的選擇。此外，F(xiàn)PGA從新品發(fā)布到量產(chǎn)階段中間存在客戶導(dǎo)入環(huán)節(jié)，在這期間客戶評(píng)估不同廠商新推出的FPGA，最后確定一家在后續(xù)量產(chǎn)的產(chǎn)品中使用，并在上面完成自己的電路設(shè)計(jì)，即一個(gè)Design-win，這一過程通常需要9-12個(gè)月。由于開發(fā)環(huán)境、產(chǎn)品架構(gòu)等各不相同，一旦確定了之后，用戶轉(zhuǎn)移到另一家FPGA是非常困難和費(fèi)時(shí)的。這種高綁定的特點(diǎn)，造就了FPGA非常強(qiáng)的壁壘，使得最先推出的玩家往往能贏得大部分市場(chǎng)份額。一般來說，在最新制程的design-wins能預(yù)測(cè)2-3年后在FPGA市場(chǎng)的份額，而且能在下一輪制程競(jìng)爭(zhēng)中享有一定的在位優(yōu)勢(shì)，因?yàn)榭蛻敉ǔ２粫?huì)輕易更換供應(yīng)商。FPGA龍頭賽靈思?xì)v史上是制程領(lǐng)導(dǎo)者，市場(chǎng)份額從2003年后便維持在50%的水平，除了Altera能跟上賽靈思的節(jié)奏，行業(yè)其他玩家均落后龍頭2-3個(gè)代際。 ?

除了貫穿整個(gè)歷史的制程競(jìng)爭(zhēng)外，在FPGA發(fā)展的不同階段，有著不同的階段競(jìng)爭(zhēng)主線，實(shí)質(zhì)是FPGA不同階段的性能和技術(shù)突破點(diǎn)：門級(jí)數(shù)競(jìng)爭(zhēng)是FPGA廠商第一階段的競(jìng)爭(zhēng)主線（1984-2000）。替代ASIC的背后是性能提升的需求，門級(jí)數(shù)領(lǐng)先者往往獲得大部分市場(chǎng)份額。90年代，復(fù)雜的電子系統(tǒng)要求百萬(wàn)門級(jí)的規(guī)模，大多使用標(biāo)準(zhǔn)單元和門陣列實(shí)現(xiàn)。90年代初，F(xiàn)PGA的容量只有20-50萬(wàn)門，盡管脫離了膠合邏輯的市場(chǎng)，但仍無法進(jìn)入更高端的ASIC市場(chǎng)。鑒于此，在整個(gè)90年代，F(xiàn)PGA廠商紛紛在門級(jí)數(shù)上展開競(jìng)爭(zhēng)，誰(shuí)先把更高密度的產(chǎn)品做出來，誰(shuí)就能先吃掉替代ASIC市場(chǎng)的蛋糕。通過LUT輸入數(shù)量、簇結(jié)構(gòu)、互聯(lián)形式等的架構(gòu)改善，輔之以摩爾定律的推動(dòng)，F(xiàn)PGA的密度和速度得以飛速提升。FPGA廠商一旦把更高密度的產(chǎn)品做出來，低密度就開始大幅降價(jià)，落后的廠商不斷被淘汰。在激烈的門級(jí)數(shù)競(jìng)爭(zhēng)中，Xilinx和Altera先后在1998-1999年跨越100萬(wàn)門的限制，開始加速替代門陣列、標(biāo)準(zhǔn)單元和ASIC，市占率得到持續(xù)的提升。

此階段，F(xiàn)PGA競(jìng)爭(zhēng)者之間開展激烈的專利戰(zhàn)，以捍衛(wèi)自身在高密度架構(gòu)和EDA上競(jìng)爭(zhēng)優(yōu)勢(shì)。例如，Altera作為CPLD的發(fā)明者，1992年通過推出FLEX進(jìn)入FPGA市場(chǎng)，Xilinx在1993年便開始與Altera開展了長(zhǎng)達(dá)8年的專利戰(zhàn)，雙方互訴對(duì)方產(chǎn)品侵權(quán)，并不斷將對(duì)方包括CPLD在內(nèi)的新品加入侵權(quán)列表，最后在01年以近似和解結(jié)束——Altera向Xilinx?支付了2000萬(wàn)美元，并互相進(jìn)行專利交叉互換，承諾5年內(nèi)不向?qū)Ψ教崞饘＠V訟。1999年，Altera還與Clear Logic開展訴訟，指控對(duì)方利用Altera的EDA軟件為客戶進(jìn)行pin-to-pin的FPGA到ASIC的轉(zhuǎn)換，最后使得Clear Logic在2002年退出市場(chǎng)。

集成度競(jìng)爭(zhēng)是FPGA廠商第二階段的競(jìng)爭(zhēng)主線（2000-2010）。將板上分立的DSP等器件納入到FPGA，背后是減少電路面積、降低功耗和系統(tǒng)成本的需求，先推出高集成度FPGA的廠商獲得了更多的替代DSP等競(jìng)爭(zhēng)產(chǎn)品的份額。90年代中期，F(xiàn)PGA廠商發(fā)現(xiàn)用戶在使用FPGA時(shí)，會(huì)頻繁將LUT作為存儲(chǔ)使用（即“軟”實(shí)現(xiàn)），占用了許多邏輯單元，導(dǎo)致FPGA容量出現(xiàn)不夠的情況。因此，RAM是第一個(gè)被固化到FPGA中的單元。將這些用戶頻繁使用到的功能固化到FPGA中，可以極大地提升計(jì)算效率，用戶也不需要為浪費(fèi)寶貴的邏輯資源而煩惱，而且可以減少板上的走線、管腳和焊盤，進(jìn)而減少PCB板的面積和功耗。例如，將DSP嵌入到FPGA中（而不是通過萬(wàn)能的LUT+寄存器實(shí)現(xiàn)），可以節(jié)省80%的功耗和分立的DSP在板上占用的面積。因此，在90年代末完成門級(jí)數(shù)的超越后，F(xiàn)PGA廠商的競(jìng)爭(zhēng)主線從門級(jí)數(shù)轉(zhuǎn)向集成度競(jìng)爭(zhēng)，先后將原本屬于板上的RAM、DSP、收發(fā)器等單元嵌入到FPGA中，以降低客戶的功耗和總系統(tǒng)成本，并進(jìn)一步蠶食板上其它分立器件的市場(chǎng)。Altera的FLEX 10K是第一個(gè)嵌入了RAM?的FPGA，Xilinx在00年通過收購(gòu)Rocketchip擁有了高速收發(fā)器能力，并在02年3月發(fā)布的Virtex II Pro中嵌入了收發(fā)器。

然而，并不是一個(gè)FPGA上集成了越多固化單元就越好，除了最高端的客戶，許多客戶往往只需要特定方向上的固化單元集成。因此，FPGA廠商開始將產(chǎn)品線分化，Xilinx推出了高端的Virtex和低成本的Spartan兩條線，Virtex針對(duì)復(fù)雜的通信設(shè)備市場(chǎng)，Spartan和CPLD Coolrunner針對(duì)消費(fèi)電子市場(chǎng)。其中，Virtex還區(qū)分了多個(gè)產(chǎn)品系列，比如Virtex 4中，LX是最高端的FPGA，針對(duì)大型的高密度通信應(yīng)用，而SX系列上嵌入了豐富的DSP資源，用于替代分立的DSP器件，F(xiàn)X加入了高速串行連接。Altera也在02年推出了高端的Stratix和低成本的Cyclone，Stratix還分化了一個(gè)包含高速收發(fā)器的Stratix GX系列?？梢?，集成度競(jìng)爭(zhēng)的背后是產(chǎn)品定義的競(jìng)爭(zhēng)，反映了FPGA廠商和客戶溝通和需求把握能力。

異構(gòu)化競(jìng)爭(zhēng)是FPGA廠商目前的競(jìng)爭(zhēng)主線?（2010-今）。FPGA廠商競(jìng)相推出SoC FPGA，通過將板上的CPU等處理器嵌入到FPGA中，不斷獲得來自嵌入式處理的市場(chǎng)。因?yàn)樽呔€從PCB轉(zhuǎn)移到片內(nèi)，處理時(shí)延更短，因此整體性能更高，并進(jìn)一步減少板上的面積、降低功耗，使得SoC既具備CPU的靈活性，又具備FPGA的高并行計(jì)算能力。例如，Xilinx的RFSoC嵌入了ARM+4片ADC+4片DAC+1片Kintex UltraScale+ FPGA，相比分立的方案面積減少了50%，功耗降低30%-40%，成本降低40%-60%，時(shí)延比JESD204降低80%-90%。自從2010年Xilinx推出Zynq 7000開始，F(xiàn)PGA進(jìn)入了異構(gòu)競(jìng)爭(zhēng)的時(shí)代，進(jìn)一步搶占原來使用分立的FPGA+CPU方案的市場(chǎng)。在Xilinx的Zynq系列中，PL（FPGA）與PS（ARM CPU）之間通過AXI總線通信。Xilinx在后續(xù)推出了針對(duì)高清視頻處理的Zynq MPSoC，以及針對(duì)無線通信的RFSoC。目前Xilinx的Zynq系列SoC FPGA在工業(yè)、多媒體處理、通信、醫(yī)療有非常廣泛的采用，最新的系列是在18年開始陸續(xù)推出的7nm ACAP Versal家族，在FPGA基礎(chǔ)上嵌入了CPU和Xilinx的AI引擎，單元之間通過高速NoC相連。Altera/Intel同樣，自2011年開始陸續(xù)推出了Cyclone、Arria、Stratix和Agilex的SoC FPGA，覆蓋低成本、性價(jià)比和高端場(chǎng)景。 ?

02?

FPGA商業(yè)模式的本質(zhì)

以及龍頭競(jìng)爭(zhēng)優(yōu)勢(shì)的來源？

在這里我們將深入為大家解答：FPGA商業(yè)模式的本質(zhì)是什么？為什么龍頭能有這么強(qiáng)的護(hù)城河？我們認(rèn)為，F(xiàn)PGA的商業(yè)模式的本質(zhì)是，用高標(biāo)準(zhǔn)化的芯片覆蓋長(zhǎng)尾市場(chǎng)以產(chǎn)生經(jīng)濟(jì)性；龍頭之所以能有強(qiáng)的壟斷性份額，是因?yàn)槠湓谝环N客戶鎖定下的規(guī)模經(jīng)濟(jì)下運(yùn)作，使得龍頭可以在多輪迭代中不斷積累自身優(yōu)勢(shì)，侵蝕其他玩家的份額，在這一過程中，落后的廠商不斷被淘汰，而行業(yè)的進(jìn)入壁壘在不斷地提高。 FPGA商業(yè)模式的本質(zhì)是用高標(biāo)準(zhǔn)化的芯片覆蓋長(zhǎng)尾市場(chǎng)，以產(chǎn)生經(jīng)濟(jì)性，這些小批量應(yīng)用累積起來的出貨量足以支撐FPGA的制程不斷升級(jí)。正如我們系列報(bào)告一提到的，F(xiàn)PGA是高度標(biāo)準(zhǔn)化的芯片，通過改變FPGA中LUT4里面的16位掩碼，就能靈活地對(duì)應(yīng)不同的組合電路，再結(jié)合寄存器，可以完成時(shí)序電路的功能，從而實(shí)現(xiàn)任意電路的“可編程”。這一硬件可編程的特性，使得同一片F(xiàn)PGA既可以在5G的基站中實(shí)現(xiàn)信道編碼的功能，也可以在重新配置后放在數(shù)控機(jī)床中實(shí)現(xiàn)電機(jī)控制的功能。因此，F(xiàn)PGA又被稱作“萬(wàn)能”芯片，可以用于實(shí)施任何電路設(shè)計(jì)。而ASIC/ASSP面向的是特定方向的大批量應(yīng)用，諸如手機(jī)、PC、TV、機(jī)頂盒等的每年在500萬(wàn)顆以上、甚至上億顆出貨量的市場(chǎng)。針對(duì)這些大批量的市場(chǎng)，專門開發(fā)一顆ASIC/ASSP足以攤平前期投入的研發(fā)成本。然而，隨著芯片制程的提升，研發(fā)成本變得愈發(fā)昂貴，為小批量的應(yīng)用開發(fā)一顆ASIC/ASSP變得越來越不經(jīng)濟(jì)，越來越多的客戶轉(zhuǎn)向使用FPGA。2017年，16/14nm的節(jié)點(diǎn)研發(fā)成本為1.8億美元，往往需要每年9億美元以上的市場(chǎng)才能覆蓋這一成本；開發(fā)7nm節(jié)點(diǎn)需要3.5億美元，研發(fā)成本和市場(chǎng)容量要求翻倍。而FPGA可以提供幾乎是最先進(jìn)的節(jié)點(diǎn)、大量FPGA廠商自研/合作伙伴的免費(fèi)IP，立刻可用的芯片為用戶的產(chǎn)品提供了更快的上市速度。隨著越來越多ASIC方案的用戶轉(zhuǎn)為使用FPGA進(jìn)行量產(chǎn)，F(xiàn)PGA市場(chǎng)開始快速成長(zhǎng)，從1990年的1億美元增長(zhǎng)為2022年的83億美元。 ?

FPGA每一代產(chǎn)品一般從推出開始算起，大概在第4-5年達(dá)到收入的巔峰，近60%收入來自于前6年。從在售時(shí)間計(jì)算，一個(gè)FPGA的生命周期大概為10-15年，根據(jù)Altera的數(shù)據(jù)，銷售收入的頂峰一般發(fā)生在FPGA新品推出后的第4-5年，這是由于FPGA有著非常陡峭的降價(jià)曲線。Xilinx一般在新品推出的第2年后，價(jià)格降幅就能達(dá)到50%，在第9年的價(jià)格相比剛推出時(shí)的價(jià)格降幅高達(dá)90%，而出貨量的頂峰一般在第5-6年達(dá)到，這一價(jià)格和需求曲線的變化規(guī)律，使得FPGA生命周期中約60%的收入在前6年發(fā)生，后9年FPGA參與者面對(duì)的是量?jī)r(jià)齊跌的市場(chǎng)。因此，F(xiàn)PGA廠商的策略是盡可能參與到前6年的市場(chǎng)份額分配中。

實(shí)際上，前2-3年的制程領(lǐng)先對(duì)FPGA市場(chǎng)競(jìng)爭(zhēng)格局非常重要。因?yàn)榧词鼓茉诤?年獲得高市場(chǎng)份額，F(xiàn)PGA廠商得到的收入也非常的少。事實(shí)上，量大的客戶在前兩年就會(huì)被領(lǐng)先的玩家鎖定，后面新增的客戶基本為新轉(zhuǎn)移到更先進(jìn)代際的客戶。因此，如果不能做到前兩年內(nèi)推出新一代制程的產(chǎn)品，基本就會(huì)錯(cuò)失這一代產(chǎn)品市場(chǎng)收入最多的階段。

FPGA如何鎖定客戶？由于最關(guān)鍵的布局布線只能在FPGA廠商自己的EDA進(jìn)行，F(xiàn)PGA的軟硬件形成了極強(qiáng)的綁定。高轉(zhuǎn)換成本令客戶非常容易被鎖定，進(jìn)而在整個(gè)生命周期形成穩(wěn)定的需求量。FPGA廠商在發(fā)布新一代產(chǎn)品的原型開始，就會(huì)對(duì)客戶進(jìn)行送樣測(cè)試，客戶在數(shù)個(gè)FPGA供應(yīng)商之間進(jìn)行選擇。一旦完成選型后，F(xiàn)PGA廠商就完成了一個(gè)“design-win”，這是因?yàn)榭蛻粜枰贔PGA上完成自己的電路設(shè)計(jì)，不會(huì)再更換FPGA供應(yīng)商。正如我們系列報(bào)告一和前文中解釋的，將電路在FPGA上實(shí)現(xiàn)，最關(guān)鍵的環(huán)節(jié)是在布局布線。FPGA之所以能綁定客戶，是因?yàn)镕PGA的布局布線從來只能在對(duì)應(yīng)的FPGA廠商自己的EDA中完成，使得軟硬件形成了極強(qiáng)的綁定。并且，由于不同廠商FPGA的細(xì)節(jié)、EDA環(huán)境各不相同，轉(zhuǎn)換到另一家FPGA廠商是非常困難的。對(duì)于越大型的設(shè)計(jì)，轉(zhuǎn)換的難度更高，一般需要重新走一遍“綜合-布局布線”的流程，并伴隨著大量的調(diào)試工作，而這些新FPGA平臺(tái)的適配工作通?？梢院馁M(fèi)近半年時(shí)間。因此，如無必要，客戶通常不會(huì)更換FPGA廠商，而是根據(jù)自身的量產(chǎn)計(jì)劃每年重復(fù)訂購(gòu)，展現(xiàn)非常強(qiáng)的客戶粘性。這使得頭部玩家在獲客上有非常明顯的規(guī)模效應(yīng)，穩(wěn)定的客戶進(jìn)一步鞏固了市占率。

高客戶黏性使得FPGA頭部玩家出現(xiàn)獲客成本的規(guī)模經(jīng)濟(jì)，進(jìn)一步提升了行業(yè)的進(jìn)入壁壘。同樣地，為了減少轉(zhuǎn)換成本，客戶會(huì)傾向于沿用上一代FPGA的供應(yīng)商，即跨代際的客戶黏性也非常強(qiáng)，這使得FPGA的頭部廠商在獲客成本上出現(xiàn)規(guī)模經(jīng)濟(jì)。隨著Xilinx的市占率從1990年的19%上升到2003年的50%，其SG&A（銷售和管理費(fèi)用）占收入比例從接近30%下降至20%，在Xilinx鞏固了市場(chǎng)地位后的20年間，又逐年下降至接近10%的水平。Altera同樣，SG&A比例從90年代最高的25%下降至2014年的16%，充分說明了頭部在獲客上的規(guī)模優(yōu)勢(shì)。

因此，對(duì)于FPGA廠商來說，競(jìng)爭(zhēng)策略就是盡可能領(lǐng)先對(duì)手推出新一代的產(chǎn)品，在前2年完成盡量多的Design-wins，以獲得更多被鎖定的客戶。由于選型的一過程通常持續(xù)9-12個(gè)月，如果有廠商在新品發(fā)布上可以做到領(lǐng)先對(duì)手大半年以上的時(shí)間，那客戶通常只能選擇這家廠商的產(chǎn)品進(jìn)行設(shè)計(jì)，并在1-2年后量產(chǎn)，領(lǐng)先廠商因此能在早期獲得100%的份額。這也是為什么FPGA的制程領(lǐng)先往往能夠預(yù)測(cè)2年之后的市場(chǎng)份額。例如，Xilinx在2015年9月發(fā)布16nm的UltraScale+新品，而競(jìng)爭(zhēng)對(duì)手Altera在2016年10月才發(fā)布14nm的Stratix 10，落后Xilinx一年以上的時(shí)間，這使得2017年6月時(shí)，Xilinx在新一代產(chǎn)品的市場(chǎng)份額達(dá)到了100%。

在獲得強(qiáng)勁的Design-wins之后，F(xiàn)PGA廠商憑借HVM（High-Volume Manufacture）階段的大量訂單迅速降低成本，并進(jìn)一步開啟激進(jìn)的降價(jià)，以阻止落后競(jìng)爭(zhēng)者的進(jìn)入。在客戶完成選型后，便開始自己的系統(tǒng)設(shè)計(jì)，完成最終的下游客戶送樣之后，就開始向FPGA廠商下大批量生產(chǎn)的訂單，一般客戶會(huì)在2年內(nèi)完成選型到系統(tǒng)設(shè)計(jì)。一旦開啟HVM階段，F(xiàn)PGA廠商可以迅速攤平前期投入的包括NRE、軟件研發(fā)等的固定成本，并開始激進(jìn)地降價(jià)。例如，Xilinx新品推出后每年降價(jià)30%，兩年累計(jì)降價(jià)50%。因此，制程落后2年以上的FPGA廠商，往往面臨著非常強(qiáng)的進(jìn)入壁壘。我們測(cè)算，即使在第5年開始每年獲得市場(chǎng)上15%的需求量，在整個(gè)歷史周期獲得的累計(jì)收入也僅有整體市場(chǎng)的6%，往往不足以支撐下一代新品的研發(fā)。而龍頭可以獲得這一代FPGA在整個(gè)生命周期中59%的收入，足夠用于下一代產(chǎn)品的研發(fā)。換句話說，落后廠商會(huì)愈發(fā)落后，龍頭在新一代產(chǎn)品的競(jìng)爭(zhēng)者會(huì)越來越少。

這也是為什么歷史上許多玩家撐不過5年的原因，落后的廠商無法獲得足夠的收入投入到下一代產(chǎn)品的高昂的開發(fā)中，選擇退出。在2-3輪迭代后，市場(chǎng)上其他玩家的比例會(huì)大幅減少，市場(chǎng)份額會(huì)向頭部集中。

除了成本之外，龍頭在產(chǎn)品定價(jià)上具有明顯的溢價(jià)。行業(yè)龍頭之外的玩家的產(chǎn)品普遍出現(xiàn)折價(jià)的情況。例如，行業(yè)第二名Intel/Altera的產(chǎn)品布局與Xilinx類似，其高、中、低產(chǎn)品線指標(biāo)與Xilinx相近，但在電信、數(shù)據(jù)中心和A&D三個(gè)市場(chǎng)，平均售價(jià)均比Xilinx低20%以上。而行業(yè)第3-4名Microchip的產(chǎn)品集中在低價(jià)的中低容量領(lǐng)域，因此平均價(jià)格比Xilinx低80%-90%。

FPGA頭部廠商毛利率均穩(wěn)定維持在60%+的高水平區(qū)間。1990年以來，Xilinx和Altera的毛利率基本維持在60%以上，僅2001年因?yàn)榭凭W(wǎng)泡沫去庫(kù)存掉落至50%以下。其中，Xilinx專注高性能，但同時(shí)成本亦略高，下游來看，Xilinx同時(shí)擁有高毛利的A&D和低毛利的消費(fèi)市場(chǎng)；而Altera下游集中在通信市場(chǎng)，來自A&D市場(chǎng)的收入占比較低，雖然價(jià)格低于Xilinx，但專注降低成本。綜合考慮下來，二者毛利率差距不大，在5pct以內(nèi)。Lattice雖然是中小容量的FPGA，但憑借在低功耗的競(jìng)爭(zhēng)優(yōu)勢(shì)，毛利率也能維持在50%以上，近3年來更是憑借汽車市場(chǎng)的優(yōu)勢(shì)和中容量FPGA的突破，將毛利率提升至60%+。

FPGA龍頭在研發(fā)上同樣具有規(guī)模經(jīng)濟(jì)。作為龍頭，Xilinx可以在研發(fā)費(fèi)率正常的情況下，絕對(duì)金額與第二名Altera每年拉開近1億美元以上的差距，隨著Xilinx在03年市占率爬升至50%，這一差距越拉越大。每年在研發(fā)上多出來的投入可以用于加強(qiáng)自身的競(jìng)爭(zhēng)優(yōu)勢(shì)，比如更多的技術(shù)/架構(gòu)創(chuàng)新、更完善的EDA開發(fā)、更快的研發(fā)進(jìn)度等方面，而不必?fù)p失盈利能力。

FPGA廠商收入曲線的本質(zhì)是每一代產(chǎn)品收入曲線的疊加，必須每2-3年推出新品，以避免產(chǎn)品周期造成的收入下滑。我們測(cè)算，如果FPGA公司每2年推出新品，每一代產(chǎn)品價(jià)值量是上一代的1.2倍，公司的收入曲線將呈現(xiàn)“臺(tái)階狀增長(zhǎng)”的特征。如果新品推出節(jié)奏延緩到每4年一次，在每一代產(chǎn)品價(jià)值量依然是上一代的1.2倍，公司的收入會(huì)出現(xiàn)階段性的下滑。因此，F(xiàn)PGA等迭代迅速的數(shù)字芯片公司，必須每2-3年就要推出更高價(jià)值量的新品，以避免收入出現(xiàn)“青黃不接”的情況，龍頭Xilinx更是每1-2年就推出新品。除了產(chǎn)品周期外，F(xiàn)PGA廠商的收入曲線還疊加了當(dāng)年的宏觀經(jīng)濟(jì)、個(gè)別下游需求、庫(kù)存水平等因素的影響。例如，1996-1997年、2000-2001年、2007-2009年、2012年、2015年、2018-2019年都有宏觀經(jīng)濟(jì)下滑背景下半導(dǎo)體行業(yè)去庫(kù)存的情況。

03?

FPGA廠商之間的競(jìng)爭(zhēng)，究竟在“拼什么”？

龍頭賽靈思如何培育競(jìng)爭(zhēng)優(yōu)勢(shì)？

我們從FPGA的客戶的視角分析，發(fā)現(xiàn)客戶對(duì)FPGA主要有兩大訴求：一是為自己的產(chǎn)品獲得競(jìng)爭(zhēng)力的提升，二是降低開發(fā)的風(fēng)險(xiǎn)。一般來說，系統(tǒng)的競(jìng)爭(zhēng)力來自于在性能、功耗、可靠性、上市速度和成本上的綜合表現(xiàn)，F(xiàn)PGA的客戶——工程師在設(shè)計(jì)其產(chǎn)品時(shí)往往是基于以上五個(gè)維度思考，并在產(chǎn)品設(shè)計(jì)上做出自己的權(quán)衡。通常來說，更先進(jìn)代際的FPGA能提供更好的性能和功耗表現(xiàn)，能做到更小的芯片或者相同面積下更高的性能，使得自家產(chǎn)品更受消費(fèi)者的青睞。因此，選擇制程領(lǐng)導(dǎo)者是慣例。除此之外，在以上五個(gè)維度的表現(xiàn)最貼近自身情況，即產(chǎn)品定義最接近需求的FPGA，往往會(huì)獲得青睞。

第二，工程師會(huì)優(yōu)先選擇能持續(xù)迭代的產(chǎn)品，需要FPGA公司做出產(chǎn)品演進(jìn)的承諾，以避免發(fā)生自己產(chǎn)品迭代時(shí)需要更換FPGA廠商的情況。更重要是，由于從新品推出到量產(chǎn)往往需要9-12個(gè)月，工程師會(huì)優(yōu)先選擇那些有可靠量產(chǎn)歷史的廠商，以避免出現(xiàn)FPGA廠商倒閉，導(dǎo)致的自己產(chǎn)品不能量產(chǎn)的風(fēng)險(xiǎn)。此外，F(xiàn)PGA廠商提供的各種軟IP對(duì)于工程師來說是非常有吸引力的，從EDA的IP庫(kù)中調(diào)用FPGA廠商的提供的IP，可以極大地節(jié)省他們的開發(fā)時(shí)間和難度，如果FPGA廠商提供的IP很少、或者可靠性不高，則是扣分項(xiàng)。

除了產(chǎn)品競(jìng)爭(zhēng)力以外，工程師的另一大訴求是降低開發(fā)風(fēng)險(xiǎn)，他們?cè)谶x擇某一個(gè)廠商的FPGA時(shí)，往往是由于過去在這家廠商的開發(fā)體驗(yàn)很好，而換開發(fā)環(huán)境是每一個(gè)工程師竭力避免的。由于各家FPGA和EDA細(xì)節(jié)各不相同，在一家FPGA廠商能跑通的設(shè)計(jì)，直接不加調(diào)試轉(zhuǎn)移到另一家FPGA廠商能跑通的可能性非常低，其中的工作量往往具有高度的不確定性。因此，為了降低開發(fā)的成本和風(fēng)險(xiǎn)，如無必要，工程師往往不愿意切換到新的FPGA廠商。此外，F(xiàn)PGA廠商的技術(shù)支持也是非常重要的考慮，在FPGA的開發(fā)中的時(shí)常會(huì)遇到各種問題，對(duì)于大客戶來說往往有充分的FAE對(duì)接支持，但是FPGA更多的是中小客戶群體，此時(shí)FPGA如果有充分的技術(shù)文檔、或者有完備的開發(fā)社區(qū)，就能減少大部分開發(fā)遇到的問題。 ? 從客戶的視角延伸到FPGA競(jìng)爭(zhēng)的關(guān)鍵因素，我們總結(jié)為以下六點(diǎn)：客戶關(guān)系、產(chǎn)品、IP庫(kù)、軟件、制造和運(yùn)營(yíng)能力，并在圖中逐一回答了賽靈思在這六個(gè)因素中如何做到獨(dú)一無二，即賽靈思是如何培育自己的競(jìng)爭(zhēng)優(yōu)勢(shì)的。 ? 我們認(rèn)為，賽靈思成為龍頭的原因在于：1）制程領(lǐng)導(dǎo)者。正如我們前文分析，制程是FPGA市場(chǎng)份額的最直接競(jìng)爭(zhēng)因素。除了0.13μm和40nm之外，賽靈思一直是行業(yè)內(nèi)制程領(lǐng)導(dǎo)者的角色，能持續(xù)開啟“技術(shù)領(lǐng)先-訂單-成本優(yōu)勢(shì)-客戶黏性-下一代研發(fā)投入”的正向循環(huán)； ?

2）對(duì)客戶的需求把握最好，優(yōu)秀的競(jìng)爭(zhēng)策略制定和執(zhí)行能力。在FPGA中嵌入固化單元，往往比使用LUT、寄存器等萬(wàn)能資源來說，擁有更低的功耗和面積。盡管如此，要嵌入哪些固化單元需要設(shè)計(jì)者權(quán)衡，因?yàn)镕PGA的開發(fā)者購(gòu)買的是整個(gè)芯片，他們?nèi)杂锌赡転樽约翰恍枰蛘卟皇褂玫墓δ芨顿M(fèi)；另一方面，如果FPGA的固化功能太少，其在市場(chǎng)上的競(jìng)爭(zhēng)力就大為降低，因?yàn)榭蛻舨坏貌皇褂锰嗟膶氋F的可編程邏輯資源，去實(shí)現(xiàn)本來應(yīng)該固化的功能，功耗和時(shí)延均大幅增加。這都需要FPGA公司有非常好的客戶的溝通。因此，早在1998年，賽靈思就區(qū)分了高端和低容量的市場(chǎng)，針對(duì)低容量市場(chǎng)推出了低成本的Spartan，面向那些需要FPGA的靈活性和高并行性，但又不需要通信市場(chǎng)一樣需要收發(fā)器等高性能的硬核的場(chǎng)景。而00年Altera專注于推出最高性能的Excalibur，并沒有重視低容量市場(chǎng)，直到Excalibur失敗后，2002年Altera才效仿賽靈思推出高端的Stratix和低成本的Cyclone。除了產(chǎn)品，賽靈思在98年第一個(gè)在Virtex上實(shí)現(xiàn)了FPGA的遠(yuǎn)程升級(jí)功能，只需要簡(jiǎn)單地將編程文件發(fā)送到聯(lián)網(wǎng)的設(shè)備中，就可以使其符合不斷變化的通信標(biāo)準(zhǔn)，不需要工程師走到基站一個(gè)個(gè)升級(jí)軟件，而這一點(diǎn)是當(dāng)時(shí)很多ASIC所沒辦法做到的。這一遠(yuǎn)程重配置功能的加入為客戶節(jié)省了大量的時(shí)間和金錢的成本，使得Virtex在通信市場(chǎng)大受歡迎，推動(dòng)Xilinx的市場(chǎng)份額從98年的30%提升至03年的50%。 Altera歷史上在Excalibur的失敗，說明了產(chǎn)品定義和需求匹配的重要性。在FPGA上嵌入處理器硬核，早在2000年就有過嘗試。在0.18/0.15μm節(jié)點(diǎn)中，Altera為了和賽靈思在性能上競(jìng)爭(zhēng)，將ARM9嵌入到了其最新的SOPC FPGA Excalibur中，成為業(yè)內(nèi)首個(gè)將處理器嵌入到FPGA的廠商。然而，剛剛經(jīng)歷科網(wǎng)泡沫的客戶將功耗提升到了和性能同等重要的位置，不愿意為過高性能的FPGA付費(fèi)，對(duì)FPGA需求仍然在靈活性上，使得Altera在0.18/0.15μm的FPGA市場(chǎng)份額陡降至僅有20%，而此前賽靈思和Altera一直都維持在6-4分成的局面。Altera之后吸取了教訓(xùn)，在嵌入固化單元時(shí)進(jìn)行了非常小心的考慮，不再一味強(qiáng)調(diào)產(chǎn)品的性能，而是強(qiáng)調(diào)了解客戶需求，并在2002年推出了針對(duì)高端市場(chǎng)的Stratix和中低容量的Cyclone，在0.13μm/90nm市占率反超賽靈思。然而，?Xilinx在FPGA全市場(chǎng)的市占率已經(jīng)和Altera拉開了明顯差距。1999年，Xilinx和Altera市占率分別為35%和33%，相當(dāng)接近；在2000-2002年，Xilinx憑借高性能的Virtex在業(yè)內(nèi)樹立了技術(shù)領(lǐng)導(dǎo)者的地位，以及低成本的Spartan迅速擴(kuò)大客戶群和出貨量，市占率迅速爬升，在2002年達(dá)到了49%，而Altera市占率降低到了31%，基本錯(cuò)失了最佳的追趕期。

3）生態(tài)的培養(yǎng)效果最好。賽靈思有著所有FPGA廠商中最完備的文檔說明，這一點(diǎn)對(duì)于中小客戶來說非常有吸引力，因?yàn)樗麄兺ǔ]有大客戶擁有的FAE支持。在用戶群體培養(yǎng)中，在高校中FPGA教學(xué)中幾乎都會(huì)以賽靈思為例，工程師的基礎(chǔ)最好。在IP庫(kù)中，賽靈思擁有最完整的IP庫(kù)，910個(gè)IP中，近60%是自研IP，用戶可以直接調(diào)用，不需要自己重新研發(fā)，而Altera約為278個(gè)，選擇范圍遠(yuǎn)小于Xilinx。除此之外，Xilinx在多個(gè)維度上有非常強(qiáng)的綜合表現(xiàn)，包括EDA的迭代速度、易用性等。