138譯碼器的設(shè)置目的是為了實(shí)現(xiàn)IO復(fù)用，單片機(jī)上IO資源緊張，掛載的外設(shè)較多，為了解決這一矛盾，引入了138譯碼器單個(gè)138譯碼器能夠利用3個(gè)IO實(shí)現(xiàn)8路選擇（在邏輯上相當(dāng)于擴(kuò)展了5個(gè)IO），比賽
2022-01-12 07:25:11
8051單片機(jī)控制8*8點(diǎn)陣時(shí)，不用譯碼器可以嗎？8*8總共燈的數(shù)量大于51單片機(jī)接口數(shù)量，但是又不會(huì)用譯碼器，有沒有不用譯碼器實(shí)現(xiàn)控制的方法啊，比如顯示特定兩位數(shù)字之類的。
2023-10-20 06:03:44
譯碼器1. 譯碼器定義譯碼器是一種用以檢測(cè)輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數(shù)字電路。——《數(shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-12-07 09:37:27
viterbi encoder，維特比譯碼，是卷積編碼常用的配套譯碼器。 Anlogic viterbi decoder 實(shí)現(xiàn)了標(biāo)準(zhǔn)的維特比譯碼，其特性如下：
1. IP 支持 Anlogic
2023-08-09 06:51:05
。TTL、CMOS又沒有現(xiàn)成譯碼器可用。故而用二極管搭建此特殊譯碼器，簡單、可靠低成本與現(xiàn)有系統(tǒng)親和度高。我的高一級(jí)的產(chǎn)品顯示部分用的是人機(jī)界面。
2016-11-17 09:40:39
什么是硬判決和軟判決Viterbi 譯碼算法 ？接收到的符號(hào)首先經(jīng)過解調(diào)器判決，輸出0、1 碼，然后再送往譯碼器的形式，稱為硬判決譯碼。即編碼信道的輸出是0、1 的硬判決信息。我們選擇似然概率P
2008-05-30 16:11:37
將譯碼器的使能端看做輸入端、譯碼器的輸入端看做地址端，則全譯碼器可作什么使用
2015-05-18 11:41:06
由于卷積碼優(yōu)良的性能，被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動(dòng)通信中。卷積碼有三種譯碼方法：門限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法，是卷積碼的最佳譯碼方式，具有效率高、速度快等優(yōu)點(diǎn)。
2019-11-01 08:05:38
譯碼器有哪些功能？Viterbi譯碼器是由哪幾部分組成的？
2021-05-07 07:28:33
入門小白求助，我最近在做畢業(yè)設(shè)計(jì)的時(shí)候 看到一篇《基于FPGA的漢明碼譯碼器》相關(guān)論文，其中學(xué)者對(duì)該譯碼器是這樣設(shè)計(jì)的（附圖），我想問一下在noise_add模塊中是如何向輸入數(shù)據(jù)添加噪聲干擾
2020-02-26 23:29:41
【摘要】：Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對(duì)采用DSP只能進(jìn)行相對(duì)較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實(shí)現(xiàn)高速率Viterbi譯碼。本文首先簡單描述了
2010-04-26 16:08:39
處理器(FPGA，DSP)是一個(gè)“瓶頸”；基于多相濾波的信道化接收機(jī)抽取在濾波之前，運(yùn)算量小，且輸出速率低，便于FPGA實(shí)現(xiàn)，這使得在一片FPGA中實(shí)現(xiàn)數(shù)字信道化成為可能。
2019-08-22 08:01:34
增加一些監(jiān)督碼元，這些監(jiān)督碼與信碼之間有一定的關(guān)系，接收端可以利用這種關(guān)系由信道譯碼器來發(fā)現(xiàn)或糾正錯(cuò)誤的碼元。
2019-08-15 06:12:00
一種在FPGA中實(shí)現(xiàn)的基于軟判決的Viterbi譯碼算法，并以一個(gè)(2，1，2)、回溯深度為10的軟判決Viterbi譯碼算法為例驗(yàn)證該算法，在Xilinx的XC3S500E芯片上實(shí)現(xiàn)了該譯碼器，最后對(duì)其性能做了分析?！ ￡P(guān)鍵詞： OFDM；Viterbi譯碼；軟判決；FPGA
2009-09-19 09:41:24
應(yīng)用于LTE_OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)在 系 統(tǒng) 中 為 了 獲 得 正 確 無 誤 的 數(shù) 據(jù) 傳 輸 要 采 用 差 錯(cuò) 控 制 編 碼 技 術(shù) 中 采 用和 加 速
2012-08-11 15:27:24
本文通過對(duì)長BCH碼優(yōu)化方法的研究與討論，針對(duì)標(biāo)準(zhǔn)中二進(jìn)制BCH碼的特性，設(shè)計(jì)了實(shí)現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯(cuò)碼之一，我國的數(shù)字電視廣播地面?zhèn)鬏敇?biāo)準(zhǔn)DTMB也使用了縮短的BCH碼作為前向糾錯(cuò)編碼的外碼。針對(duì)該BCH碼的特點(diǎn)，采用BM譯碼算法，設(shè)計(jì)了一種實(shí)時(shí)譯碼器。與其它設(shè)計(jì)方案
2021-05-25 07:04:32
本文研究了RS碼的實(shí)現(xiàn)方法，并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設(shè)計(jì)，同時(shí)對(duì)其進(jìn)行了仿真和在線調(diào)試，并給出了功能仿真圖和測(cè)試結(jié)果。時(shí)序仿真結(jié)果表明，該編譯碼器能實(shí)現(xiàn)預(yù)期功能。
2021-06-21 06:23:53
截短Reed-Solomon碼譯碼器的FPGA實(shí)現(xiàn)提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實(shí)現(xiàn)方式。驗(yàn)證表明，該算法能顯著提高基于FPGA的RS譯碼器
2009-09-19 09:39:43
譯碼器定義：把具有特定意義信息的二進(jìn)制代碼翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。
譯碼：編碼的逆過程，將編碼時(shí)賦予代碼的特定含義“翻譯”出來。
譯碼器：實(shí)現(xiàn)譯碼功能的電路。
2025-03-26 11:11:10
1、在FPGA中使用行為描述語句實(shí)現(xiàn)3-8譯碼器設(shè)計(jì)思路譯碼器電路有n個(gè)輸入和2n個(gè)輸出，每個(gè)輸出都對(duì)應(yīng)著一個(gè)可能的二進(jìn)制輸入。本實(shí)驗(yàn)設(shè)計(jì)實(shí)現(xiàn)一個(gè)3-8譯碼器，表3.1給出了該譯碼器的真值表。從
2022-07-01 15:26:26
如題，求指點(diǎn)如何使用ise14.7中的viterbi譯碼器ip，只能仿真，怎么下載呢？license怎么破解？
2017-05-04 13:19:14
Turbo碼編碼器的FPGA實(shí)現(xiàn)Turbo碼譯碼器的FPGA實(shí)現(xiàn)Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
設(shè)計(jì)一個(gè)虛擬3-8譯碼器，實(shí)現(xiàn)138譯碼器的功能
2012-05-15 15:16:39
設(shè)計(jì)一個(gè)虛擬3-8譯碼器，實(shí)現(xiàn)138譯碼器的功能！急急急{:soso_e183:}
2012-05-15 15:12:44
譯碼器/數(shù)據(jù)分配器
4.2.1 譯碼器的定義與功
2007-12-20 23:12:00
17 19.4 譯碼器譯碼器的分類 1. 譯碼器 —輸入為非十進(jìn)制編碼, 輸出為十進(jìn)制編碼;2. 編碼器 —輸入為十進(jìn)制編碼, 輸
2008-09-27 13:04:230 本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構(gòu)，實(shí)現(xiàn)了碼率為1/2，幀長為1008bits的規(guī)則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對(duì)于傳統(tǒng)的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:2031 FPGA在軟件無線電接收機(jī)實(shí)現(xiàn)數(shù)字定時(shí)恢復(fù):
2009-07-27 17:56:3439 面向IEEE 802.16e 中 LDPC 碼，分析了各種譯碼算法的譯碼性能，歸一化最?。∟MS）算法具備較高譯碼性能和實(shí)現(xiàn)復(fù)雜度低的特點(diǎn)。提出一種基于部分并行方式的LDPC 譯碼器結(jié)構(gòu)，可以滿
2009-08-05 08:46:5924 基于對(duì)傳統(tǒng)Viterbi 譯碼器的分析和對(duì)改進(jìn)的Viterbi 算法理論的修正，提出了一種新的Viterbi 譯碼器的實(shí)現(xiàn)方法。通過對(duì)路徑度量值的深入分析和對(duì)回溯信息的重新編碼，在不增加硬
2009-08-13 10:43:1923 3G測(cè)試系統(tǒng)中的Viterbi譯碼及其DSP實(shí)現(xiàn)及優(yōu)化
摘要 介紹了一種用于測(cè)試TD-SCDMA手機(jī)終端測(cè)試平臺(tái)中的關(guān)鍵技術(shù)——Viterbi譯碼。研究用約束度K=9的卷積編碼和最大似然Viterbi譯
2009-11-13 18:51:2518 本文利用可編程邏輯的靈活性和Nios 的強(qiáng)大處理能力,將多種編譯碼模塊和微處理器模塊集成到一片FPGA 內(nèi)部,方便地實(shí)現(xiàn)了通用編譯碼器的設(shè)計(jì)。由于采用了VHDL 語言,使系統(tǒng)具有可移
2009-11-30 14:27:5622 多相濾波器組信道化接收機(jī)的FPGA 仿真實(shí)現(xiàn)趙偉 王靜 李偉偉（大連海事大學(xué) 信息工程學(xué)院 遼寧 大連 116026）摘要：軟件無線電理論中的信道化接收機(jī)理論在多信號(hào)同時(shí)提取
2009-12-15 15:04:5133 本文探討了無線通信中廣泛涉及的差錯(cuò)控制問題,介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼,及其高速Viterbi譯碼的實(shí)現(xiàn)方案,對(duì)譯碼的各個(gè)組成部分作了分析,并在FPGA中實(shí)現(xiàn)
2010-07-21 17:20:0422 摘 要：本文提出了一種基于FPGA的寬帶中頻數(shù)字接收機(jī)的實(shí)現(xiàn)方法。
2006-03-11 13:19:24
1748 
大約束度Viterbi譯碼器中路徑存儲(chǔ)單元的設(shè)計(jì)
1 引言 Viterbi譯碼算法是一種最大似然譯碼算法，目前廣泛應(yīng)用于各種數(shù)據(jù)傳輸系統(tǒng)，特別是衛(wèi)星
2007-08-15 17:21:471235 
譯碼器
譯碼是編碼的逆過程，即將某個(gè)二進(jìn)制翻譯成電路的某種狀態(tài)。實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。
2008-09-27 12:59:0614199 
數(shù)碼譯碼器的應(yīng)用:譯碼器課件ppt
2008-12-17 14:31:201215 
顯示譯碼器的應(yīng)用:
2008-12-17 14:35:061511 
第十七講 譯碼器
6.4.1 二進(jìn)制譯碼器一、二進(jìn)制譯碼器 二、譯碼器CT74LS1381．邏輯圖。2．真值表。3．邏輯功能：4．
2009-03-30 16:22:269106 
譯碼器的定義及功能
譯碼是編碼的逆過程，它的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制信號(hào)，具有譯碼功能的邏輯電路稱為譯碼器
2009-04-07 10:23:4220654 
集成電路譯碼器
1.74138集成譯碼器
上圖為常用的集成譯碼器74138，其功
2009-04-07 10:24:179768 
Viterbi譯碼原理
Viterbi譯碼算法（簡稱VA算法）是由Viterbi在1967年首先提出的，它是一種針對(duì)卷積碼的最大似然譯碼算法。他不是在網(wǎng)格
2009-11-13 18:50:347893 
模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用
0 引言 目前基于FPGA和DSP結(jié)構(gòu)的軟件無線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計(jì)中，雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)
2009-11-24 17:15:391215 
譯碼器,譯碼器是什么意思
譯碼器是組合邏輯電路的一個(gè)重要的器件，其可以分為：變量譯碼和顯示譯碼兩類。 變量譯碼一
2010-03-08 16:32:185784 卷積碼/Viterbi譯碼,卷積碼/Viterbi譯碼是什么意思
卷積碼在一個(gè)二進(jìn)制分組碼（n,k）當(dāng)中，包含k個(gè)信息位，碼組長度為n，每個(gè)碼組的（
2010-03-18 14:09:212453 Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡單有效的譯碼器是目前Turb
2010-11-25 10:10:262376 
為解決現(xiàn)代電子戰(zhàn)對(duì)接收機(jī)處理帶寬寬、靈敏度高及實(shí)時(shí)性處理的要求，提出一種數(shù)字信道化接收機(jī)的設(shè)計(jì)方法。在推導(dǎo)高效信道化接收機(jī)模型的基礎(chǔ)上，采用多相濾波器結(jié)構(gòu)實(shí)現(xiàn)的數(shù)字信道化接收機(jī)。該接收機(jī)利用超高速A/D對(duì)數(shù)據(jù)進(jìn)行高速采樣，然后由高性能FPGA進(jìn)行
2011-03-07 15:28:3361 Viterbi譯碼是一種應(yīng)用廣泛的最大似然估計(jì)算法； 而功耗是通信系統(tǒng)設(shè)計(jì)中的一個(gè)重要制約因素，介紹了3種Viterbi譯碼的低功耗設(shè)計(jì)方法。對(duì)這3種設(shè)計(jì)方法的原理和實(shí)際使用效果作了詳
2011-05-16 15:54:110 該文介紹了兩種Viterbi 譯碼器回溯譯碼算法，通過對(duì)這兩種算法硬件實(shí)現(xiàn)結(jié)構(gòu)上的優(yōu)化，給出了這兩種算法的FPGA 實(shí)現(xiàn)方法，比較了兩種實(shí)現(xiàn)方法的優(yōu)缺點(diǎn)。最后將其應(yīng)用在實(shí)際的Viter
2011-05-28 15:18:4833 本文設(shè)計(jì)實(shí)現(xiàn)了一種支持WIMAX標(biāo)準(zhǔn)的碼長、碼率可配置LDPC碼譯碼器，通過設(shè)計(jì)一種基于串行工作模式的運(yùn)算單元，實(shí)現(xiàn)了對(duì)該標(biāo)準(zhǔn)中所有碼率的支持
2011-06-08 09:52:172537 
利用ME算法實(shí)現(xiàn)結(jié)構(gòu)設(shè)計(jì)了一種低資源占用率、低成本的高速RS譯碼器。邏輯綜合及仿真結(jié)果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)譯碼器,工作時(shí)鐘達(dá)210 MHz,可滿足數(shù)據(jù)速率1.68 Gb
2011-12-15 17:23:2828 文中提出的卷積碼譯碼Matlab仿真方案,旨在用Viterbi譯碼實(shí)現(xiàn)對(duì)卷積碼譯碼的功能。仿真結(jié)果表明,維特比是一種良好的譯碼方式。
2012-03-22 17:21:1158 本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設(shè)計(jì)和基于線形反饋移位寄存器的編碼器設(shè)計(jì) , 以及由伴隨式計(jì)算、關(guān)鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的譯碼器。為了實(shí)現(xiàn)簡單
2012-05-22 10:43:4045 基于多相濾波的信道化接收機(jī)抽取在濾波之前，運(yùn)算量小，且輸出速率低，便于FPGA實(shí)現(xiàn)，這使得在 一片FPGA中實(shí)現(xiàn)數(shù)字信道化成為可能。本文利用信道頻率重疊的方法連續(xù)覆蓋整個(gè)瞬時(shí)
2012-05-23 10:43:0411287 介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)
2013-01-25 16:43:4668 動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】
2015-12-29 15:51:290 動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】
2015-12-29 15:51:360 基于單片機(jī)實(shí)現(xiàn)138譯碼器控制一位靜態(tài)數(shù)碼管
2016-01-06 14:30:2812 基于單片機(jī)74HC138譯碼器與74HC573組合實(shí)現(xiàn)點(diǎn)陣顯示
2016-01-06 14:31:35123 截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)
2016-05-11 11:30:1911 應(yīng)用于LTE_OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)
2016-05-11 11:30:1911 譯碼器及其應(yīng)用實(shí)驗(yàn)
2016-12-29 19:01:450 為了解決在RS譯碼中存在的譯碼過程復(fù)雜、譯碼速度慢和專用譯碼器價(jià)格高等問題，以RS（255，239）碼為例，采用了基于改進(jìn)的無求逆運(yùn)算的Berlekamp-Massey（ BM）迭代算法。結(jié)合FP
2017-11-07 15:27:0615 針對(duì)無線通信系統(tǒng)中對(duì)于高頻率、高吞吐量的要求，提出了一種基于ASIC的高速Viterbi譯碼器實(shí)現(xiàn)方案。該譯碼器在約束度小于等于9的情況下，采用全并行結(jié)構(gòu)的加比選模塊。性能分析結(jié)果表明，在SMIC
2017-11-11 17:56:156 量化位數(shù)。然后基于該算法和這3個(gè)參數(shù)設(shè)計(jì)了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實(shí)現(xiàn)了譯碼效率、譯碼復(fù)雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實(shí)現(xiàn)了該譯碼器，其吞吐率可達(dá)197 Mb/s。
2017-11-16 12:59:013911 
該文通過對(duì)低密度校驗(yàn)(LDPC)碼的編譯碼過程進(jìn)行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)方法，該方法使編碼器和譯碼器共用同一校驗(yàn)計(jì)算電路和復(fù)用相同的RAM 存儲(chǔ)塊，有效減少
2017-11-22 07:34:015142 
隨著現(xiàn)代無線通信系統(tǒng)日益復(fù)雜化的發(fā)展，無線基帶通信系統(tǒng)中各模塊的實(shí)際性能、延時(shí)、功耗等參數(shù)成為基帶設(shè)計(jì)的重要考慮因素。Viterbi譯碼器廣泛應(yīng)用于無線局域網(wǎng)和移動(dòng)通信系統(tǒng)，并且作為基帶系統(tǒng)的重要
2019-10-06 11:09:00855 
通過正確配置譯碼器的使能輸入端，可以將譯碼器的位數(shù)進(jìn)行擴(kuò)展。例如，實(shí)驗(yàn)室現(xiàn)在只有3線- 8線譯碼器（如74138），要求我{ ］實(shí)現(xiàn)一個(gè)4線-16線的譯碼器。該如何設(shè)計(jì)呢？圖1是其中的一種解決方案
2017-11-23 08:44:5336737 
新一代通信系統(tǒng)中仍然占有一席之地。這就要求進(jìn)一步提高Viterbi 譯碼器的譯碼速率, 同時(shí)優(yōu)化Viterbi 設(shè)計(jì)以減少由速率提高和約束長度的增加帶來的硬件實(shí)現(xiàn)復(fù)雜度。
2019-10-06 10:16:003524 
本文首先介紹了譯碼器的定義與譯碼器的分類，其次介紹了譯碼器的作用和譯碼器的工作原理，最后介紹了譯碼器的邏輯功能。
2018-02-08 14:04:06117887 
本文主要介紹了譯碼器的分類和應(yīng)用。譯碼器指的是具有譯碼功能的邏輯電路，譯碼是編碼的逆過程，它能將二進(jìn)制代碼翻譯成代表某一特定含義的信號(hào)（即電路的某種狀態(tài)），以表示其原來的含義。譯碼器可以分為：變量
2018-04-04 11:51:1246156 
可編程邏輯技術(shù)的不斷發(fā)展，其高密度、低功耗、使用靈活、設(shè)計(jì)快速、成本低廉、現(xiàn)場可編程和反復(fù)可編程等特性，使FPGA逐步成為Viterbi譯碼器設(shè)計(jì)的最佳方法。項(xiàng)目目的是用FPGA實(shí)現(xiàn)一個(gè)Viterbi譯碼器。
2019-04-24 08:29:003647 
信道的是二進(jìn)制信號(hào)序列。為了充分利用信道輸出信號(hào)的信息，提高傳輸系統(tǒng)譯碼的可靠性，首先把信道的輸出信號(hào)量化，將Q電平量化序列輸入Viterbi譯碼器，因此本文采用的VB譯碼算法為軟判決譯碼算法。
2019-07-11 08:01:004035 
由網(wǎng)格圖的輸入支路特點(diǎn)分析可知，產(chǎn)生任意一個(gè)狀態(tài)節(jié)點(diǎn)Si的輸入條件mi是確定的，即mi=‘1’，i為偶數(shù)；mi=‘0’，i為奇數(shù)。輸入條件mi表示譯碼器最終需要輸出的比特信息。此外，譯碼器所要找的留選路徑是不同狀態(tài)的組合。
2018-10-02 01:07:166245 記(n0，k0，m)為卷積碼編碼器，該編碼器共有2k0×m個(gè)狀態(tài)，Viterbi譯碼器必須具備同樣的2k0×m個(gè)狀態(tài)發(fā)生器，且每個(gè)狀態(tài)必須有一個(gè)存儲(chǔ)路徑度量值的存儲(chǔ)器和一個(gè)存儲(chǔ)幸存路徑信息的存儲(chǔ)器，所以Viterbi譯碼器的復(fù)雜度呈2k0×m指數(shù)增長。
2020-07-15 20:53:512058 
，提出一種在FPGA設(shè)計(jì)中，采用全并行結(jié)構(gòu)、判決信息比特與路徑信息向量同步存儲(chǔ)以及路徑度量最小量化的譯碼器優(yōu)化實(shí)現(xiàn)方案。測(cè)試和試驗(yàn)結(jié)果表明，該方案與傳統(tǒng)的譯碼算法相比，具有更高的速度、更低的時(shí)延和更簡單的結(jié)構(gòu)。
2020-08-11 17:41:231393 
GPS衛(wèi)星導(dǎo)航接收機(jī)有多種多樣的類別，依據(jù)不同的分類方法，可以分為： C/A碼與 P碼，單頻與雙頻，導(dǎo)航與定位，授時(shí)與測(cè)量，手持、車載、機(jī)載、彈載與星載等。根據(jù) GPS接收機(jī)硬件架構(gòu)實(shí)現(xiàn)的不同，又可
2020-08-14 17:00:383146 
自相關(guān)接收機(jī)可以充分利用數(shù)字信號(hào)處理算法的優(yōu)勢(shì)，且易于用集成電路方法實(shí)現(xiàn)，其實(shí)現(xiàn)的關(guān)鍵是ADC。本文從理論上分析了AD的抽樣速率、量化階教等對(duì)數(shù)字接收機(jī)的性能的影響，提出了過高階數(shù)的量化并不能有效改善系統(tǒng)性能，并在FPGA上實(shí)現(xiàn)了TR—UWB接收機(jī)．通過編程設(shè)計(jì)與仿
2021-02-01 14:25:3116 針對(duì)電子戰(zhàn)中的寬帶偵察數(shù)字信道化接收機(jī)，提出了基于短時(shí)傅里葉變換的寬帶數(shù)字信道化接收機(jī)的改進(jìn)方法，給出了該方法的FPGA實(shí)現(xiàn)。該方法采用多相濾波結(jié)構(gòu)，通過先對(duì)時(shí)域抽取信號(hào)進(jìn)行傅里葉變換，再對(duì)變換結(jié)果
2021-02-05 17:35:5127 給出了跳頻系統(tǒng)中 Turbo碼譯碼器的FPGA（ field programmable gate array）實(shí)現(xiàn)方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設(shè)計(jì)方法，可以對(duì)不同幀長
2021-04-01 11:21:465 基于FPGA的GPS接收機(jī)實(shí)現(xiàn)說明。
2021-04-09 14:01:0456 為了滿足復(fù)雜的無線通信系統(tǒng)功耗以及性能要求，提出并設(shè)計(jì)了一種指針反饋式Viterbi譯碼器。該譯碼器使相鄰時(shí)刻的
2021-04-28 09:35:412567 
AD938A：雙HDMI接收機(jī)，多格式HDTV視頻解碼器和RGB圖形編碼器
2021-04-30 18:29:413 基于FPGA的800Mbps準(zhǔn)循環(huán)LDPC碼譯碼器
2021-06-08 10:31:3126 關(guān)于Actel 的FPGA的譯碼器的VHDL源代碼(通信電源技術(shù)期刊2020年第14期)-關(guān)于Actel 的FPGA的譯碼器的VHDL源代碼。適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
2021-09-16 15:18:0111 譯碼器1. 譯碼器定義譯碼器是一種用以檢測(cè)輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數(shù)字電路?！稊?shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-11-24 12:21:029 一聽到三八譯碼器這個(gè)東西可能會(huì)感覺有點(diǎn)熟悉，其實(shí)在STC89C51系列單片機(jī)中，里面就有一個(gè)三八譯碼器，就是一開始的流水燈程序，LED0-7這八個(gè)LED！但是怎么在FPGA中實(shí)現(xiàn)三八譯碼器呢？其實(shí)很簡單。
2023-04-26 15:38:213893 
譯碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出的高、低電平信號(hào)。常用的譯碼器電路有二進(jìn)制譯碼器、二--進(jìn)制譯碼器和顯示譯 碼器。譯碼為編碼的逆過程。它將編碼時(shí)賦予代碼的含義“翻譯”過來。實(shí)現(xiàn)
2023-04-26 15:39:408343 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論