做芯片是一個復(fù)雜的系統(tǒng)工程。涉及到了數(shù)字、模擬、SRAM、仿真、驗證、物理設(shè)計，但也還僅限于芯片設(shè)計的范疇，并且不包括其它重要的芯片設(shè)計工作，比如處理器架構(gòu)、各種算法的加速、以及比較特殊的射頻、固態(tài)存儲、FPGA等等。站在更高的角度看整個芯片的開發(fā)流程，芯片設(shè)計僅僅是個開端，后面還有制造、封裝、測試、系統(tǒng)、軟件、產(chǎn)品等等。那么今天來說下芯片測試的問題。

芯片測試

芯片測試本身就是一個大雜燴。我個人認(rèn)為它可以分為兩大類：出廠前的測試和出廠后的測試（這個“廠”是制造芯片的工廠，或者叫做芯片的代工廠）。前者主要是確保芯片在制造過程中沒有產(chǎn)生缺陷（比如金屬線沒有短路/斷路）并且芯片上基本的元件達(dá)到了技術(shù)指標(biāo)（比如邏輯門足夠快）。后者主要是確保芯片在功能上沒有缺陷（比如是否能處理某些特殊情況）并且達(dá)到了芯片這一級的各項指標(biāo)（比如整體功耗、數(shù)據(jù)傳輸速度等等）。

芯片的生產(chǎn)是一個流水作業(yè)，流水線上的每一個環(huán)節(jié)都不能太慢。測試設(shè)備比較昂貴，每塊芯片占用測試設(shè)備的時間是決定生產(chǎn)成本的一個重要因素。所以出廠前的測試，需要在盡可能短的時間內(nèi)能盡可能多地找出有缺陷的芯片，同時還不要輕易丟掉沒有缺陷的芯片，這就產(chǎn)生了一門學(xué)問，叫Design For Testability（DFT）。

芯片上的晶體管數(shù)以十億計，金屬連接更是不計其數(shù)，要想在短時間內(nèi)對它們做個遍歷并不是件容易的事。例如處理奇偶校驗碼異常的電路，在沒有發(fā)生異常的時候是不工作的。根據(jù)我個人的經(jīng)驗，一個復(fù)雜的電路，花在驗證上的工作量大于設(shè)計的工作量，而驗證工作又有相當(dāng)大一部分是做各種異常情況的處理。為驗證而做的仿真中，可以通過在testbench中人為制造異常而迅速驗證相關(guān)電路。然而，當(dāng)電路設(shè)計做到了芯片上，內(nèi)部節(jié)點很難從外部直接控制。

出廠后的測試它們要讓芯片跑起來。在這里主要談?wù)勊鼈兊膮^(qū)別。驗證的主要手段是仿真，即讓一個虛擬的芯片跑起來，而測試是真刀真槍地把應(yīng)用跑在芯片上、系統(tǒng)上。仿真所能覆蓋的范圍通常只是芯片的一部分，其它東西比如外圍設(shè)備，以及跟外圍設(shè)備通信的接口電路基本上都是用模型來代替。這些模型是否正確，是否能代表所有的實際情況，常常存在或多或少的不確定性。另外，因為仿真的速度很慢，比較難在仿真中跑一個復(fù)雜的實際應(yīng)用（仿真的速度大概是實際芯片運(yùn)行速度的百萬分之一）

從流片到第一批芯片從fab出來，大概需要幾個月的時間。拿到第一批芯片之后，把它們焊上電路板，接上各種外圍設(shè)備，然后開始系統(tǒng)級的測試。這個時候，以前的仿真中沒有出現(xiàn)的問題就可能會曝露出來。修改一次電路板，包括電路板的重新生產(chǎn)，大約幾周時間，花費(fèi)遠(yuǎn)低于一次芯片流片。當(dāng)然，這些高速信號的問題，有時候是跟電路板的設(shè)計和芯片上接口電路的設(shè)計都有關(guān)，這又是一個團(tuán)隊合（che）作（pi）的好機(jī)會。最后剩下的就是芯片里面的問題了。跑仿真的時候出現(xiàn)了問題，可以比較容易通過檢查芯片內(nèi)部節(jié)點的波形來debug。然而在系統(tǒng)測試中，芯片內(nèi)部的情況大多只能通過讀寄存器來debug。

當(dāng)然，有一些芯片上的bug極其隱蔽，不僅流片之前沒有發(fā)現(xiàn)，芯片做好之后仍然沒有在測試中曝露出來，一直到產(chǎn)品上市之后才被發(fā)現(xiàn)。一個著名的案例就是某硅谷大廠曾經(jīng)召回了存在浮點運(yùn)算bug的芯片，損失數(shù)億美元。這樣的問題足以說明測試工作在芯片開發(fā)流程中是多么重要。當(dāng)一塊芯片流片回來，把一個仿真改一改，讓它跑在真正的芯片上，之前跑仿真的時候，屏幕上打印的中間結(jié)果慢得像蝸牛在爬，而現(xiàn)在是唰唰飛過，快得眼睛不能適應(yīng)，心中暗暗感嘆：多少偉大的公司是通過流片來做仿真。。。

編輯：黃飛