深圳(耀創(chuàng))電子科技有限公司文章

• 技術(shù)資訊 I 剛?cè)峤Y(jié)合印刷電路板設(shè)計2026-03-06 17:01

  

  將柔性電路的所有特性與充分利用高密互連（HDI）技術(shù)的剛性電路板相結(jié)合，堪稱當(dāng)代重大技術(shù)突破。該設(shè)計可成功避開板對板堆疊連接器或典型的柔性電路。如果我們曾嘗試將柔性電路與堆疊連接器進行對插，就會發(fā)現(xiàn)這是整個工藝中的一個瓶頸——這種“盲插”操作極度考驗手感，稍有不慎就可能因?qū)?zhǔn)偏差而導(dǎo)致連接器損壞。剛?cè)峤Y(jié)合設(shè)計既集二者之長，亦納二者之短。首先，如果團隊采取這種

  HDI 印刷電路板 柔性電路 電路板設(shè)計 5041瀏覽量

• 2026 I 李增 SI/PI/EMC 高階研修班最新直播課火熱開啟！2026-03-04 16:48

  

  SI/PI/EMC高階研修班AI驅(qū)動SI/PI設(shè)計優(yōu)化—李增2026最新課程開班招募—行業(yè)資深專家李增·親授高階實戰(zhàn)，解鎖職場新高度各位深耕SI/PI/EMC領(lǐng)域的行業(yè)朋友，重磅喜訊！2026年李增信號完整性（SI）、電源完整性（PI）、EMC通道互連建模仿真設(shè)計優(yōu)化高階研修班，3月中下旬騰訊會議內(nèi)部直播已正式火熱開啟報名！錯過再等一年，此刻加入，即刻搶占技

  emc 信號完整性 電源完整性 351瀏覽量

• 成功案例 I 35% 生產(chǎn)效率提升，羅德與施瓦茨借助 Celsius EC Solver 縮短熱仿真周期2026-02-27 17:12

  

  我們希望有一款能夠直接處理CAD模型的工具，以提升整體生產(chǎn)效率。CelsiusECSolver所展現(xiàn)的功能讓我們感到非常驚喜?；谖覀兊膶Ρ确治?，該工具無疑是R&S的最佳熱仿真解決方案。——RaimundBlankenburg，R&S關(guān)鍵挑戰(zhàn)羅德與施瓦茨（Rohde&Schwarz，R&S）是全球領(lǐng)先的測試與測量（T&M）、安全通信、監(jiān)控與網(wǎng)絡(luò)測試以及廣播設(shè)

  CAD 熱仿真 羅德與施瓦茨 1134瀏覽量

• 技術(shù)資訊 I Wi-Fi 模塊設(shè)計2026-02-27 17:12

  

  本文要點Wi-Fi模塊設(shè)計旨在打造一套緊湊且高效的硬件和軟件解決方案，使設(shè)備能夠通過Wi-Fi網(wǎng)絡(luò)實現(xiàn)通信。Wi-Fi模塊設(shè)計是一個復(fù)雜的過程，要求研發(fā)人員兼具硬件與軟件工程方面的專業(yè)知識。Wi-Fi模塊可實現(xiàn)無縫連接和數(shù)據(jù)交換，對設(shè)備進行遠程控制和監(jiān)測。Wi-Fi模塊設(shè)計旨在打造一套緊湊且高效的軟硬件解決方案，使設(shè)備能夠通過Wi-Fi網(wǎng)絡(luò)通信。這類模塊常用

  wi-fi 模塊設(shè)計 硬件 616瀏覽量

• 80后硬件人 I 青春藏在焊盤里，熱愛寫在代碼中2026-02-27 17:12

  

  導(dǎo)語：技術(shù)從來不是一成不變的教條，而是一場漫長且充滿驚喜的探索。今天，想和大家聊聊80后硬件工程師，深耕硬件多年，藏在焊盤與代碼里的時光與感悟。這些年，一直扎根在硬件領(lǐng)域，從一塊簡單的PCB版圖繪制，到信號完整性（SI）的精準(zhǔn)仿真與調(diào)試，再到電源完整性（PI）的閉環(huán)優(yōu)化，直至逐步觸及芯片設(shè)計的核心，一步一個腳印，在技術(shù)的深海里慢慢沉淀、持續(xù)深耕，從未停下前行

  pcb PCB 焊盤 硬件 1103瀏覽量

• 技術(shù)資訊 I 如何識別同步開關(guān)噪聲2026-02-13 16:26

  

  本文要點集成電路與PCB中均存在可能由開關(guān)數(shù)字信號激發(fā)的寄生效應(yīng)。所有高速數(shù)字集成電路都會產(chǎn)生一定的同步開關(guān)噪聲，噪聲的強度由集成電路結(jié)構(gòu)和PCB布局中的寄生參數(shù)決定。若要區(qū)分同步開關(guān)噪聲與其他信號完整性問題，需要使用封裝電感、I/O線路和負(fù)載電容進行一些簡單的計算。觀察眼圖中的比特流或示波器上開關(guān)數(shù)字信號的波形，您可能會發(fā)現(xiàn)多種信號完整性問題同時顯現(xiàn)，這是

  pcb PCB 同步開關(guān)噪聲 集成電路 97瀏覽量

• 技術(shù)資訊 I 一文詳解 STEP 文件2026-02-06 16:08

  

  本文要點STEP文件是一種廣泛使用的中性文件格式，用于交換3D計算機輔助設(shè)計（CAD）數(shù)據(jù)。STEP文件分為多種類型，適用于特定行業(yè)領(lǐng)域及產(chǎn)品開發(fā)的全流程。雖然STEP文件格式主要用于3DCAD建模，但也可用于PCB設(shè)計，尤其是電子元件的機械集成。STEP文件是一種廣泛使用的中性文件格式，用于交換3D計算機輔助設(shè)計（CAD）數(shù)據(jù)，可有效提升不同CAD軟件系統(tǒng)

  step 文件格式 795瀏覽量

• 技術(shù)資訊 I PCB設(shè)計的可測試性：初學(xué)者實用指南2026-02-06 16:08

  

  第一次設(shè)計PCB電路板時，設(shè)計者很容易將全部精力投入到功能實現(xiàn)、布局設(shè)計和元器件選型中。而可測試性（Testability，PCB設(shè)計核心指標(biāo)，指電路板便于后續(xù)電氣性能測試、故障排查的特性）這一關(guān)鍵設(shè)計要素，卻常常被忽視。若在設(shè)計階段未對電路板的驗證與確認(rèn)流程做好規(guī)劃，即便布線設(shè)計再精巧，后續(xù)的調(diào)試、檢測以及量產(chǎn)化升級也會變得舉步維艱。!一、為什么可測試性設(shè)

  pcb PCB PCB設(shè)計 元器件 電路板 20177瀏覽量

• 技術(shù)資訊 I 容性耦合噪聲抑制方法如何減少串?dāng)_2026-01-23 20:07

  

  本文要點容性耦合噪聲取決于電路中的電壓變化和耦合電容的值，其中耦合電容受兩個電路之間距離的影響。雜散電容會增大耦合電容值。如果減少或消除雜散電容，耦合電容值會隨之降低，從而抑制電路中的容性耦合噪聲。常用的容性耦合噪聲抑制方法是采用屏蔽裝置，例如法拉第籠，可有效減少耦合干擾。#電路中的模擬信號有時與數(shù)字信號會發(fā)生混合。多數(shù)情況下，這種混合源于噪聲耦合——無論是

  串?dāng)_ 電路 154瀏覽量

• 【工具升級】 I Allegro X 新功能匯總，高效完成一體化系統(tǒng)設(shè)計2026-01-23 20:07

  

  本文為大家詳細(xì)介紹AllegroX平臺的全新更新內(nèi)容，本次更新實現(xiàn)了設(shè)計周期的縮短、協(xié)作能力的提升，并可與企業(yè)全流程工作流無縫集成，助力完成一體化的系統(tǒng)設(shè)計工作。一、25.1版本更新AllegroX平臺25.1版本進一步加速了高級設(shè)計流程，大幅提升用戶設(shè)計效率。本次更新在基板布線、庫集中化管理、印刷電路板（PCB）與先進封裝設(shè)計（APD）編輯，以及系統(tǒng)級設(shè)計

  allegro pcb PCB 印刷電路板 686瀏覽量