本文在分析ASI發(fā)送系統(tǒng)機(jī)理的基礎(chǔ)之上,提出一種使用FPGA完成ASI發(fā)送系統(tǒng)的實(shí)現(xiàn)方案,并使用VHDL語言在Altara的FPGA上實(shí)現(xiàn)了硬件電路。 1 引言 在目前的廣播電視系統(tǒng)中ASI接口
2023-10-18 12:13:04
3655 
FPGA/CPLD在數(shù)字系統(tǒng)設(shè)計(jì)中的廣泛應(yīng)用,影響到了生產(chǎn)生活的各個(gè)方面。在FPGA/CPLD的設(shè)計(jì)開發(fā)中,VHDL語言作為
2010-10-15 11:08:00
7826 
EDA技術(shù)徹底改變了數(shù)字系統(tǒng)的設(shè)計(jì)方法和實(shí)現(xiàn)手段,借助于硬件描述語言的國際標(biāo)準(zhǔn)VHDL 和強(qiáng)大的EDA工具,可減少設(shè)計(jì)風(fēng)險(xiǎn)并縮短周期,隨著VHDL語言使用范圍的日益擴(kuò)大
2011-04-11 11:34:47
2453 
FPGA 加三移位法,有人用vhdl 語言寫過嗎
2019-03-20 15:59:05
希望在今后的學(xué)習(xí)中大家多多幫助,先來幾個(gè)基礎(chǔ)的verilog 教材吧 現(xiàn)在我用到了FPGA關(guān)鍵分配的知識(shí)。 不過還是想系統(tǒng)的學(xué)習(xí)一下。那就先從軟件的使用和語法開始學(xué)習(xí)吧。 完整的pdf格式文檔電子發(fā)燒友下載地址(共31頁): FPGA中文VHDL語言教程.pdf
2018-07-04 01:11:32
設(shè)計(jì)RISC微處理器需要遵循哪些原則?基于FPGA技術(shù)用VHDL語言實(shí)現(xiàn)的8位RISC微處理器
2021-04-13 06:11:51
VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外,VHDL 在語言形式、描述風(fēng)格和句法上與一般的計(jì)算機(jī)高級(jí)語言十分相似。VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)
2018-09-07 09:04:45
超高速集成電路硬件描述語言,主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。它在中國的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位,它也被用來設(shè)計(jì)ASIC。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)
2015-09-30 13:48:29
各位好,請問哪里有免費(fèi)下載的 CPLD系統(tǒng)設(shè)計(jì)及VHDL語言的視頻教程?是天祥的。淘寶里有好多賣的,可是要淘寶帳戶和錢呀?
2008-07-20 10:29:10
崗位職責(zé)
1.負(fù)責(zé)FPGA的架構(gòu)設(shè)計(jì)、代碼編寫、仿真等;
2.協(xié)同軟、硬件工程師完成系統(tǒng)聯(lián)調(diào)和測試;
3.負(fù)責(zé)項(xiàng)目中FPGA設(shè)計(jì)的相關(guān)文檔編寫及維護(hù);任職要求
1.碩士及以上學(xué)歷,電子、通信、計(jì)算機(jī)
2024-11-12 16:40:14
請問使用VHDL語言設(shè)計(jì)FPGA有哪些常見問題?
2021-05-06 09:05:31
大家好,小妹剛打算學(xué)習(xí)FPAG,請問初學(xué)FPGA應(yīng)該學(xué)習(xí)VHDL還是 Verilog_HDL語言,請高手指條路.謝謝
2013-02-18 11:31:10
哪位大神給個(gè)基于FPGA的IR接收器VHDL語言的程序
2017-05-20 20:43:57
噪聲功率比(NPR)—擁有65年歷史的電話系統(tǒng)參數(shù)在現(xiàn)代無線應(yīng)用中重獲...噪聲功率比(NPR)—擁有65年歷史的電話系統(tǒng)參數(shù)在現(xiàn)代無線應(yīng)用中重獲新生噪聲功率比(NPR)這個(gè)概念自頻分多路復(fù)用
2019-03-07 06:57:26
的EP2C8Q208C8芯片, 在Quartusê開發(fā)平臺(tái)上使用VHDL語言編程。運(yùn)用Quartusê集成的內(nèi)部邏輯分析軟件SignalTap ê進(jìn)行實(shí)時(shí)驗(yàn)證, 實(shí)驗(yàn)結(jié)果顯示數(shù)據(jù)被準(zhǔn)確寫入硬盤, 實(shí)現(xiàn)了UltraDMA數(shù)據(jù)記錄的功能。由于設(shè)計(jì)不需要主機(jī)控制, 具有體積小、靈活性高、速度快的優(yōu)點(diǎn)。
2012-08-11 15:33:48
不知道有沒有大神做過:基于FPGA的圖像邊緣檢測系統(tǒng)設(shè)計(jì),用VHDL語言實(shí)現(xiàn)
2018-05-10 00:22:07
文對硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAX+PLUSII。在此基礎(chǔ)上,本論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂
2017-11-28 11:32:15
其在設(shè)計(jì)思路和編程風(fēng)格等方面也存在差異,這些差異會(huì)對系統(tǒng)綜合后的電路整體性能產(chǎn)生重要的影響。在VHDL語言電路優(yōu)化設(shè)計(jì)當(dāng)中,優(yōu)化問題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD/FPGA的資源
2019-06-18 07:45:03
利用現(xiàn)場可編程門陣列(FPGA)和VHDL 語言實(shí)現(xiàn)了PCM碼的解調(diào),這樣在不改變硬件電路的情況下,能夠適應(yīng)PCM碼傳輸速率和幀結(jié)構(gòu)變化,從而正確解調(diào)數(shù)據(jù)。
2021-05-07 06:58:37
本文介紹利用VHDL語言實(shí)現(xiàn) FPGA與單片機(jī)的串口異步通信電路。
2021-04-29 06:34:57
本文介紹直流電機(jī)進(jìn)行位置控制的方法,給出位置控制模塊的設(shè)計(jì)和實(shí)現(xiàn),使用 VHDL語言進(jìn)行編程完成了FPGA對直流電機(jī)的各種控制。
2021-05-10 06:19:17
(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言,是集行為描述、RTL描述、門級(jí)描述功能為一體的語言,并已成為描述、驗(yàn)證和設(shè)計(jì)數(shù)字系統(tǒng)中最重要的標(biāo)準(zhǔn)語言之一。由于VHDL在語法和風(fēng)格上類似于高級(jí)編程語言,可讀性好,描述能力強(qiáng),設(shè)計(jì)方法靈活,可移植性強(qiáng),因此它已成為廣大EDA工程師的首選。
2019-08-28 08:05:46
可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言,是集行為描述、RTL描述、門級(jí)描述功能為一體的語言,并已成為描述、驗(yàn)證和設(shè)計(jì)數(shù)字系統(tǒng)中最重要的標(biāo)準(zhǔn)語言之一。由于VHDL
2019-08-08 07:08:00
本人小菜鳥,開始學(xué)FPGA的時(shí)候?qū)W的Verilog語言,后來因?yàn)檎n題組前期的工作都是VHDL就該學(xué)VHDL了。最近聽了幾個(gè)師兄的看法,說國內(nèi)用VHDL的已經(jīng)很少了,建議我還是堅(jiān)持用Verilog,小菜現(xiàn)在好糾結(jié),請問到底應(yīng)該用哪種語言呢?望各位大神指點(diǎn)!
2015-07-08 10:07:56
`本書比較系統(tǒng)地介紹了VHDL的基本語言現(xiàn)象和實(shí)用技術(shù) 全書以實(shí)用和可操作為基點(diǎn) 簡潔而又不失完整地介紹了 VHDL基于 EDA技術(shù)的理論與實(shí)踐方面的知識(shí)其中包括VHDL語句語法基礎(chǔ)知識(shí) 第1章 第
2012-02-27 13:52:50
感覺模擬IC設(shè)計(jì)就應(yīng)該是設(shè)計(jì)模擬電路.設(shè)計(jì)運(yùn)放等,通過設(shè)計(jì)電路、在硅片上搭建TTL.CMOS......從而做成IC芯片;而我經(jīng)常看到說IC設(shè)計(jì)就是使用VHDL語言設(shè)計(jì)IC,寫好VHDL語言后燒錄到FPGA.CPLD.......從而做成芯片。我想問的是這兩者有什么區(qū)別?
2018-08-29 09:45:43
用VHDL語言編寫的基于FPGA的波形發(fā)生器,使用了QuartusII程序??梢栽?602液晶顯示器上顯示目前的波形種類。產(chǎn)生的波形分別是正弦波,三角波,鋸齒波和方波。
2019-08-10 08:55:34
VHDL硬件描述語言教學(xué):包括fpga講義,VHDL硬件描述語言基礎(chǔ),VHDL語言的層次化設(shè)計(jì)的教學(xué)幻燈片
2006-03-27 23:46:49
93 第1章 緒論 1.1 關(guān)于EDA 1.2 關(guān)于VHDL 1.3 關(guān)于自頂向下的系統(tǒng)設(shè)計(jì)方法 1.4 關(guān)于應(yīng)用 VHDL的 EDA過程 1.5 關(guān)于在系統(tǒng)編程技術(shù) 1.6 關(guān)于FPGA/CPLD的優(yōu)勢 1.7
2008-06-04 10:24:06
1682
VHDL的定義和功能VHDL的發(fā)展概況程序編程語言和硬件描述語言的對比引入硬件描述語言對系統(tǒng)進(jìn)
2008-09-03 12:58:41
39
全面地介紹了VHDL硬件描述語言的基本知識(shí)和利用VHDL進(jìn)行數(shù)字電路系統(tǒng)設(shè)計(jì)的方法。全書共分13章:第1-6
2008-09-11 15:45:27
1339 VHDL語言及其應(yīng)用是在作者歷時(shí)七年為通信與信息系統(tǒng)、信號(hào)與信息處理專業(yè)研究生講授VHDL語言及其應(yīng)用課程的教學(xué)實(shí)踐基礎(chǔ)上編寫而成的。全書共分15章,以教授完整的VHDL語言體
2009-02-12 09:41:38
174 [學(xué)習(xí)要求] 掌握VHDL硬件描述語言的基本語法和源文件的結(jié)構(gòu),學(xué)會(huì)用VHDL硬件描述語言設(shè)計(jì)典型數(shù)字邏輯電路。[重點(diǎn)與難點(diǎn)]重點(diǎn):VHDL語言的程序結(jié)構(gòu);VHDL語言的數(shù)據(jù)類型及數(shù)
2009-03-18 20:02:35
47 VHDL語言及其應(yīng)用是在作者歷時(shí)七年為通信與信息系統(tǒng)、信號(hào)與信息處理專業(yè)研究生講授VHDL語言及其應(yīng)用課程的教學(xué)實(shí)踐基礎(chǔ)上編寫而成的。全書共分15章,以教授完整的VHDL語言體
2009-07-10 17:21:44
18 FPGA/VHDL技術(shù)是近年來計(jì)算機(jī)與電子技術(shù)領(lǐng)域的又一場革命。本書以AAltera公司的FPGA/CPLD為主詳細(xì)介紹了FPGA、CPLD為主詳細(xì)介紹了FPGA的相關(guān)知識(shí),MAX+PLUSⅡ開發(fā)環(huán)境和VHDL語言基礎(chǔ),并
2009-07-11 15:06:42
58 VHDL語言及其應(yīng)用的主要內(nèi)容:第一章 硬件模型概述第二章 基本的VHDL編程語言第三章 VHDL模型的組織第四章 VHDL綜合工具第五章 VHDL應(yīng)用樣例附錄A VHDL
2009-07-20 12:06:15
0 VHDL語言概述:本章主要內(nèi)容:硬件描述語言(HDL)VHDL語言的特點(diǎn)VHDL語言的開發(fā)流程
1.1 1.1 硬件描述語言( 硬件描述語言(HDL HDL)H
2009-08-09 23:13:20
47 VHDL語言描述數(shù)字系統(tǒng):本章介紹用 VHDL 描述硬件電路的一些基本手段和基本方法。 VHDL 語言是美國國防部在 20 世紀(jì) 80 年代初為實(shí)現(xiàn)其高速集成電路計(jì)劃(VHSIC)而提出的
2009-09-01 09:02:40
37 結(jié)合應(yīng)用MaxplusⅡ軟件進(jìn)行VHDL 語言代碼編寫的經(jīng)驗(yàn),闡述使用VHDL 語言的過程中比較常見的幾個(gè)問題。
2009-09-10 16:19:24
25 VHDL 語言程序的元素:本章主要內(nèi)容:VHDL語言的對象VHDL語言的數(shù)據(jù)類型VHDL語言的運(yùn)算符VHDL語言的標(biāo)識(shí)符VHDL語言的詞法單元
2009-09-28 14:32:21
41 vhdl數(shù)字系統(tǒng)設(shè)計(jì)是數(shù)字電路自動(dòng)化設(shè)計(jì)(EDA)入門的工具書。其內(nèi)容主要包括:用VHDL語言設(shè)計(jì)的基本組合電路、時(shí)序電路、數(shù)字綜合電路、電路圖輸入法要領(lǐng)概述、實(shí)用VHDL語句
2009-10-08 21:54:01
0 VHDL基礎(chǔ)教程:VHDL語言及其應(yīng)用目錄:第1章 VHDL基本概念 1.1 數(shù)字系統(tǒng)建?!?.2 建模的域和級(jí) 1.3 建模語言 1.4 VHDL建模的概念 1.5 一個(gè)VHDL設(shè)計(jì)實(shí)例 1 6
2009-10-16 18:17:58
359 VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì):本書系統(tǒng)地介紹了一種硬件描述語言,即VHDL語言設(shè)計(jì)數(shù)字邏輯電路和數(shù)字系統(tǒng)的新方法。這是電子電路設(shè)計(jì)方法上一次革命性的變化,也是邁
2010-02-06 16:55:22
363 實(shí)驗(yàn)八、VHDL語言的組合電路設(shè)計(jì)一? 實(shí)驗(yàn)?zāi)康?掌握VHDL語言的基本結(jié)構(gòu)及設(shè)計(jì)的輸入方法。2掌握VHDL語言的組合電路設(shè)計(jì)方法。二? 實(shí)驗(yàn)設(shè)備與儀器
2009-03-13 19:26:58
2946 VHDL語言應(yīng)用實(shí)例指導(dǎo)
VHDL中的標(biāo)識(shí)符可以是常數(shù)、變量、信號(hào)、端口、子程序或參數(shù)的名字。使用標(biāo)識(shí)符要遵守如下法則
2009-03-20 14:15:53
2356 
【摘 要】 通過設(shè)計(jì)實(shí)例詳細(xì)介紹了用VHDL(VHSIC Hardware DescriptionLanguage)語言開發(fā)FPGA/CPLD的方法,以及與電路圖輸入和其它HDL語言相比,使用VHDL語言的優(yōu)越性。
2009-05-10 19:47:30
1437 
基于VHDL語言的智能撥號(hào)報(bào)警器的設(shè)計(jì)
介紹了以EDA技術(shù)作為開發(fā)手段的智能撥號(hào)報(bào)警系統(tǒng)的實(shí)現(xiàn)。本系統(tǒng)基于VHDL語言,采用FPGA作為控制核心,實(shí)現(xiàn)了遠(yuǎn)程防盜報(bào)警。該
2009-10-12 19:08:43
1509 
數(shù)字電壓表的VHDL設(shè)計(jì)與實(shí)現(xiàn)
介紹數(shù)字電壓表的組成及工作原理,論述了基于VHDL語言和FPGA芯片的數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過程?! £P(guān)鍵詞:數(shù)字電壓表;VHDL語
2009-10-12 19:14:32
2145 
VHDL和Verilog HDL語言對比
Verilog HDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語言,并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在1987年成為IEEE標(biāo)準(zhǔn),Verilog HDL
2010-02-09 09:01:17
10864 采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì)
VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起
2010-03-19 11:38:02
2834 
這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn),采用VHDL語言的多按鍵狀態(tài)識(shí)別系統(tǒng),實(shí)現(xiàn)識(shí)別60個(gè)按鍵自由操作,并簡化MCU的控制信號(hào)。
2 系
2010-08-25 17:16:28
1455 
針對目前國內(nèi)SDH系統(tǒng)中還沒有一個(gè)專門的E1分接復(fù)用芯征,本文介紹一種用高級(jí)硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計(jì)的新型設(shè)計(jì)方法及其FPGA實(shí)現(xiàn)。并給出了
2010-08-27 09:42:32
3143 
Verilog HDL與VHDL及FPGA的比較分析. Verilog HDL優(yōu)點(diǎn):類似C語言,上手容易,靈活。大小寫敏感。在寫激勵(lì)和建模方面有優(yōu)勢。
2011-01-11 10:45:29
1580 本文采用VHDL描述語言,充分利用Xilinx公司Spartan II FPGA的系統(tǒng)資源,設(shè)計(jì)實(shí)現(xiàn)了一種非對稱同步FIFO,它不僅提供數(shù)據(jù)緩沖,而且能進(jìn)行數(shù)據(jù)總線寬度的轉(zhuǎn)換。
2011-01-13 11:33:43
2240 本書比較系統(tǒng)地介紹了VHDL 的基本語言現(xiàn)象和實(shí)用技術(shù)全書以實(shí)用和可操作 為基點(diǎn)簡潔而又不失完整地介紹了VHDL 基于EDA 技術(shù)的理論與實(shí)踐方面的知識(shí) 其中包括VHDL 語句語法基礎(chǔ)知識(shí)第1 章第7 章邏輯綜合與編程技術(shù)第9 章 有限狀態(tài)機(jī)及其設(shè)計(jì)第10 章基于FPGA
2011-03-03 15:47:13
0 VHDL(Very High Speed Integrated CIRCUITHARDWARE DESCRIPTION Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。
2012-03-02 09:16:05
4599 
用 VHDL /VerilogHD語言開發(fā)PLD/ FPGA 的完整流程為: 1.文本編輯:用任何文本編輯器都可以進(jìn)行,也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件,Verilog文件保存為.v文件 2.功能仿真
2012-05-21 12:58:06
1687 文中著重介紹了一種基于FPGA利用VHDL硬件描述語言的數(shù)字秒表設(shè)計(jì)方法,在設(shè)計(jì)過程中使用基于VHDL的EDA工具M(jìn)odelSim對各個(gè)模塊仿真驗(yàn)證,并給出了完整的源程序和仿真結(jié)果。
2012-12-25 11:19:24
7092 VHDL語言快速入門,很精練的語言總結(jié),希望大家有用到
2015-10-29 18:24:46
31 基于CPLD的VHDL語言數(shù)字鐘(含秒表)設(shè)計(jì)
2015-11-04 15:14:36
9 vhdl語言,第二章介紹。關(guān)于數(shù)字系統(tǒng)設(shè)計(jì)方面的知識(shí)。
2016-01-18 14:41:55
0 VHDL語言在MAXPLUS軟件的設(shè)計(jì)案例,好東西,喜歡的朋友可以下載來學(xué)習(xí)。
2016-02-19 17:18:55
0 FPGA_數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航,基于VHDL設(shè)計(jì)語言。
2016-05-11 15:54:59
24 Xilinx FPGA工程例子源碼:FM收音機(jī)的解碼及控制器VHDL語言實(shí)現(xiàn)
2016-06-07 14:13:43
11 VHDL語言(修改)有需要的朋友下來看看
2016-08-05 17:32:53
24 VHDL語言編程學(xué)習(xí)之VHDL硬件描述語言
2016-09-01 15:27:27
0 硬件描述語言VHDL的學(xué)習(xí)文檔,詳細(xì)的介紹了VHDL
2016-09-02 17:00:53
12 VHDL語言要素,大學(xué)EDA課程必備資料,在實(shí)際的應(yīng)用中,VHDL仿真器講INTEGER類型的數(shù)據(jù)作為有符號(hào)數(shù)處理,而綜合器將INTEGER作為無符號(hào)數(shù)處理. VHDL綜合器要求利用RANGE子句為
2016-11-21 15:40:34
0 電子設(shè)計(jì)研發(fā)部分的研發(fā)人員常用資料——VHDL語言的LCD12864。
2016-11-03 14:26:19
0 目前許多FPGA的邏輯資源(LE)都已超過1萬門,使得片上可編程系統(tǒng)SOPC已經(jīng)成為可能。算術(shù)邏輯單元ALU應(yīng)用廣泛,是片上可編程系統(tǒng)不可或缺的一部分。利用VHDL語言在FPGA芯片上設(shè)計(jì)ALU的研究較少,文中選用FPGA來設(shè)計(jì)32位算術(shù)邏輯單元ALU,通過VHDL語言實(shí)現(xiàn)ALU的功能。
2018-07-22 11:22:00
7904 
在小規(guī)模數(shù)字集成電路就要淘汰的今天,作為一個(gè)電類專業(yè)的畢業(yè)生應(yīng)該熟悉VHDL語言和CPLD、FPGA器件的設(shè)計(jì),閻石教授新編寫的教材也加入了VHDL語言方面的內(nèi)容,可見使用VHDL語言將數(shù)字系統(tǒng)
2017-12-05 09:00:31
20 1987年, VHDL被正式確定為IEEE 1076標(biāo)準(zhǔn)。 VHDL是一種強(qiáng)類型語言, 具有豐富的表達(dá)能力, 可使各種復(fù)雜度(系統(tǒng)級(jí)、 電路板級(jí)、 芯片級(jí)、 門級(jí))的電路網(wǎng)絡(luò)在同一抽象程度上被描述
2018-03-30 11:20:15
9 VHDL語言是一種在EDA設(shè)計(jì)中廣泛流行的硬件描述語言,主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外,VHDL語言的句法、語言形式和描述風(fēng)格十分類似于一般的計(jì)算機(jī)高級(jí)語言,是目前硬件描述語言中應(yīng)用最為廣泛的一種。
2018-03-30 16:04:27
21 本文介紹如何利用VHDL硬件描述語言設(shè)計(jì)一個(gè)具有年、月、日、星期、時(shí)、分、秒計(jì)時(shí)顯示功能,時(shí)間調(diào)整功能和整點(diǎn)報(bào)時(shí)功能的數(shù)字日歷。在QuartusⅡ開發(fā)環(huán)境下,采用自頂向下的設(shè)計(jì)方法,建立各個(gè)基本模塊
2019-04-23 08:25:00
5221 應(yīng)用VHDL語言設(shè)計(jì)數(shù)字系統(tǒng),很多設(shè)計(jì)工作可以在計(jì)算機(jī)上完成,從而縮短了系統(tǒng)的開發(fā)時(shí)間,提高了工作效率。本文介紹一種以FPGA為核心,以VHDL為開發(fā)工具的數(shù)字秒表,并給出源程序和仿真結(jié)果。
2019-07-24 08:05:00
4908 
本文檔的主要內(nèi)容詳細(xì)介紹的是VHDL教程之VHDL語言元素的詳細(xì)資料概述一內(nèi)容包括了:1. VHDL語言的客體2 VHDL語言的數(shù)據(jù)類型3 VHDL數(shù)據(jù)類型轉(zhuǎn)換4 VHDL詞法規(guī)則與標(biāo)識(shí)符
2018-11-05 08:00:00
0 用VHDL語言設(shè)計(jì)交通燈控制系統(tǒng),并在MAX+PLUS II系統(tǒng)對FPGA/CPLD芯片進(jìn)行下載,由于生成的是集成化的數(shù)字電路,沒有傳統(tǒng)設(shè)計(jì)中的接線問題,所以故障率低、可靠性高,而且體積小。體現(xiàn)了EDA技術(shù)在數(shù)字電路設(shè)計(jì)中的優(yōu)越性。
2018-11-05 17:36:05
23 本文檔的主要內(nèi)容詳細(xì)介紹的是VHDL硬件描述語言入門教程資料免費(fèi)下載包括了:1. VHDL語言基礎(chǔ),2. VHDL基本結(jié)構(gòu),3. VHDL語句,4. 狀態(tài)機(jī)在VHDL中的實(shí)現(xiàn),5. 常用電路VHDL程序,6. VHDL仿真,7. VHDL綜合
2019-04-08 08:00:00
54 本文檔的主要內(nèi)容詳細(xì)介紹的是使用FPGA和VHDL語言進(jìn)行的搶答器設(shè)計(jì)資料合集免費(fèi)下載。
2019-06-03 08:00:00
19 本文檔的主要內(nèi)容詳細(xì)介紹的是使用VHDL語言設(shè)計(jì)比較器與實(shí)時(shí)仿真的資料合集免費(fèi)下載。
2019-06-03 08:00:00
0 VHDL是一種用來描述數(shù)字邏輯系統(tǒng)的“編程語言”。它通過對硬件行為的直接描述來實(shí)現(xiàn)對硬件的物理實(shí)現(xiàn),代表了當(dāng)今硬件設(shè)計(jì)的發(fā)展方向。VHDL是為了滿足邏輯設(shè)計(jì)過程中的各種需求而設(shè)計(jì)的。
2020-04-23 15:51:03
3421 
用于描述數(shù)字系統(tǒng)的結(jié)構(gòu),行為,功能和接口。除了含有許多具有硬件特征的語句外,VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工
2020-04-23 15:58:49
13152 基于以上討論,可以看出ASIP+FPGA設(shè)計(jì)模式可以從很大程度上解決引言中提到的兩個(gè)難題。為了進(jìn)行更深入的研究,我們對該設(shè)計(jì)模式進(jìn)行了嘗試,用VHDL硬件描述語言在FPGA上實(shí)現(xiàn)了一個(gè)8位微處理器軟
2020-07-28 17:44:49
1009 
經(jīng)??吹讲簧偃嗽谡搲锇l(fā)問,FPGA是不是用C語言開發(fā)的?國外有些公司專注于開發(fā)解決編譯器這方面問題,目的讓其能夠達(dá)到用C語言替代VHDL語言的目的,也開發(fā)出了一些支持用c語言對FPGA進(jìn)行編程的開發(fā)工具。但在使用多的FPGA編程語言還是verilog和VHDL語言,一般不使用C語言進(jìn)行編程。
2020-07-29 16:37:37
25366 本設(shè)計(jì)采用EDA技術(shù),以硬件描述語言VHDL為系統(tǒng)邏輯描述手段設(shè)計(jì)文件,在QUARTUSII工具軟件環(huán)境下, 采用自頂向下的設(shè)計(jì)方法, 由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于FPGA的數(shù)字鐘。
2020-08-28 09:36:00
30 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA VHDL語言基礎(chǔ)的學(xué)習(xí)課件免費(fèi)下載。
2021-01-21 16:30:00
27 電子發(fā)燒友網(wǎng)站提供《基于VHDL語言的循環(huán)碼編譯碼系統(tǒng)的設(shè)計(jì).pdf》資料免費(fèi)下載
2023-10-13 14:31:37
1 FPGA芯片主要使用的編程語言包括Verilog HDL和VHDL。這兩種語言都是硬件描述語言,用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)和行為。
2024-03-14 16:07:38
2695 fpga用的是什么編程語言 FPGA(現(xiàn)場可編程邏輯門陣列)主要使用的編程語言是硬件描述語言(HDL)。在眾多的HDL中,Verilog HDL和VHDL是最常用的兩種。 Verilog HDL
2024-03-14 17:09:32
5029 FPGA(現(xiàn)場可編程門陣列)的編程主要使用硬件描述語言(HDL),其中最常用的是Verilog HDL和VHDL。
2024-03-14 18:17:17
4022 FPGA(現(xiàn)場可編程門陣列)的通用語言主要是指用于描述FPGA內(nèi)部邏輯結(jié)構(gòu)和行為的硬件描述語言。目前,Verilog HDL和VHDL是兩種最為廣泛使用的FPGA編程語言。
2024-03-15 14:36:34
1316 功能,從而實(shí)現(xiàn)對數(shù)字電路的高效定制。FPGA語言主要包括VHDL(VHSIC Hardware Description Language)和Verilog等,這些語言具有強(qiáng)大的描述能力,能夠精確地定義硬件的每一個(gè)細(xì)節(jié),從而實(shí)現(xiàn)復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。
2024-03-15 14:50:26
1909
評(píng)論