賽靈思SDAccel 環(huán)境能在FPGA 上提供類似CPU的開(kāi)發(fā)與運(yùn)行時(shí)間體驗(yàn)，減輕數(shù)據(jù)中心設(shè)計(jì)負(fù)擔(dān)。

?

從支持中小機(jī)構(gòu)運(yùn)作的服務(wù)機(jī)房，到支持美國(guó)大型企業(yè)和提供云計(jì)算服務(wù)接入的企業(yè)級(jí)數(shù)據(jù)中心，數(shù)據(jù)中心在現(xiàn)代經(jīng)濟(jì)中發(fā)揮著骨干作用。根據(jù)自然資源保護(hù)委員會(huì)的統(tǒng)計(jì)，數(shù)據(jù)中心是美國(guó)用電量最大、增長(zhǎng)最快的用電大戶之一。2013 年美國(guó)數(shù)據(jù)中心估計(jì)耗電約910億千瓦時(shí)，超過(guò)紐約市全部居民用電的兩倍以上，而且到2020 年用電量有望達(dá)到1400 億千瓦時(shí)[1]。很明顯，降低用電對(duì)于擴(kuò)展數(shù)據(jù)中心，提升可靠性和降低運(yùn)營(yíng)成本具有重要意義。

根據(jù)具體的服務(wù)器應(yīng)用，數(shù)據(jù)中心各個(gè)不同。許多服務(wù)器長(zhǎng)期不間斷運(yùn)行，使得硬件可靠性和耐用性極為重要。雖然服務(wù)器可以使用商用計(jì)算機(jī)部件組裝，但關(guān)鍵任務(wù)型企業(yè)級(jí)服務(wù)器往往使用以硬件加速為目的的專用硬件，如圖形處理單元（GPU）和數(shù)字信號(hào)處理器（DSP）。現(xiàn)在許多企業(yè)尋求使用現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA），因?yàn)镕PGA 是一種高度并行的架構(gòu)，而且功耗相對(duì)較低。賽靈思的新款SDAccelTM 開(kāi)發(fā)環(huán)境為開(kāi)發(fā)人員提供了一種熟悉的CPU 或類似CPU 的環(huán)境，避免編程給FPGA 在此類應(yīng)用中使用時(shí)造成的障礙。

提升性能功耗比

Amazon We b 服務(wù)、Google Compute、Microsoft Azure 和中國(guó)的百度等公有云（public cloud）擁有巨大的圖片庫(kù)，需要極快的圖像識(shí)別能力。在一個(gè)實(shí)現(xiàn)方案中，谷歌科技人員將16000 個(gè)計(jì)算機(jī)處理器連接為一個(gè)實(shí)體，創(chuàng)建出了一個(gè)極為龐大的機(jī)器學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)，然后投放到互聯(lián)網(wǎng)上，讓其自主學(xué)習(xí)。這項(xiàng)研究是新一代計(jì)算機(jī)科學(xué)的代表。這一代計(jì)算機(jī)科學(xué)以充分利用大型數(shù)據(jù)中心中的大量計(jì)算機(jī)集群的運(yùn)算能力為目標(biāo)。潛在應(yīng)用包括讓圖像搜索、語(yǔ)音識(shí)別和機(jī)器語(yǔ)言翻譯能力邁上新的臺(tái)階。但是對(duì)數(shù)據(jù)中心設(shè)計(jì)而言，僅依靠充分利用CPU 并非是一種高能效的做法。要提高速度、降低功耗，還需要其他解決方案。

中國(guó)最大的搜索引擎百度借助于深度神經(jīng)網(wǎng)絡(luò)處理技術(shù)來(lái)解決語(yǔ)音識(shí)別、圖像搜索和自然語(yǔ)言處理方面的問(wèn)題。百度迅速判定，如果在在線預(yù)測(cè)中使用神經(jīng)網(wǎng)絡(luò)反向傳播算法，F(xiàn)PGA 解決方案在降低功耗的同時(shí)，還能以比CPU/GPU 簡(jiǎn)便得多的方式進(jìn)行擴(kuò)展[2]。

因在數(shù)據(jù)中心服務(wù)器的主機(jī)卡和線路卡中集成了FPGA，新一代28nm和20nm 高集成度FPGA 系列（如賽靈思7 系列和UltraScaleTM 器件）正在改變數(shù)據(jù)中心動(dòng)態(tài)發(fā)展?fàn)顩r。性能功耗比可以輕松達(dá)到CPU/GPU 的20倍以上，同時(shí)在某些應(yīng)用中與傳統(tǒng)CPU 相比，時(shí)延可降低50 至75倍。

但是對(duì)FPGA 硬件資源有限或缺乏的開(kāi)發(fā)團(tuán)隊(duì)而言，由于需要使用RTL（VHDL 或Verilog）開(kāi)發(fā)專業(yè)知識(shí)才能充分發(fā)揮FPGA 的性能優(yōu)勢(shì)，因此過(guò)渡到FPGA 難度較大。為解決這一問(wèn)題，賽靈思已引入開(kāi)放計(jì)算機(jī)語(yǔ)音（OpenCLTM）作為減輕編程負(fù)擔(dān)的方法。

OpenCL代碼移植性

由蘋(píng)果公司開(kāi)發(fā)并經(jīng)Khronos 集團(tuán)推廣的OpenCL [3] 有助于異構(gòu)設(shè)計(jì)中的CPU、GPU、FPGA 和DSP 模塊集成。為增強(qiáng)用于編寫(xiě)可在異構(gòu)平臺(tái)上運(yùn)行的程序的OpenCL 框架，賽靈思等業(yè)界領(lǐng)先的CPU、GPU 和FPGA廠商都在為這種語(yǔ)音及其API 的開(kāi)發(fā)做出努力。

OpenCL 被CPU/GPU/FPGA 廠商、服務(wù)器OEM 廠商以及數(shù)據(jù)中心管理人員等日益廣泛地接受，說(shuō)明各方都已經(jīng)認(rèn)識(shí)到一個(gè)嚴(yán)峻的現(xiàn)實(shí)：用于單處理器架構(gòu)的C 語(yǔ)言編譯器在服務(wù)器機(jī)架內(nèi)部只能實(shí)現(xiàn)小幅總體功耗降低，即便是在處理器采用低于20nm 的工藝技術(shù)并添加特殊省電狀態(tài)后依然如此。

OpenCL 是一種用于編寫(xiě)可在由CPU、GPU、DSP、FPGA 及其它處理器構(gòu)成的異構(gòu)平臺(tái)上運(yùn)行的程序的框架。OpenCL 包含基于C99 的編程語(yǔ)言和應(yīng)用編程接口（API），以控制平臺(tái)和在目標(biāo)器件上執(zhí)行程序。OpenCL 使用基于任務(wù)和基于數(shù)據(jù)的并行機(jī)制提供并行計(jì)算功能。

SDAccel編譯器相對(duì)CPU性能提高10倍，且功耗僅為GPU的1/10。
? ? ?