SRAM存儲芯片即是靜態(tài)隨機存取存儲器。它具有靜止存取功能的存儲器芯片，它不需要刷新電路便能保存它內(nèi)部存儲的所有數(shù)據(jù)。 SRAM存儲芯片主要應用于需要緩存比較小或?qū)挠幸蟮南到y(tǒng)。例如很多8 BIT 單片機，由于能支持的RAM存儲比較小，內(nèi)部緩存又不夠；或者16 BIT MCU，支持的RAM比較大，但對低功耗有要求而無法用DRAM的系統(tǒng)。那么如何設計SRAM存儲主板呢?下面由英尚微電子介紹SRAM存儲器主板基本設計的五大步驟。
?
1.地址緩沖器在提供給存儲器的sa0～sa15地址中加人緩沖器。緩沖器利用74ls244也可以，但因為741ls245布線比較簡單，所以才通過74ls245可單向使用。
?
2.數(shù)據(jù)緩沖器因為數(shù)據(jù)需要雙向進行，所以才要利用74ls245來進行接收。會將柵極一直打開，通過對存儲器芯片的讀信號來進行方向控制。本次我們采用將pld上存儲器的讀信號設置為只在cs1有效時才輸出的方法。
?
3.pld（memdec）ld應用于生成對存儲器的片選、de以及we信號中。片選信號是在刷新周期以外、當?shù)刂犯呶唬╯a16～sa19）為dh（將d0000h～dffffh設置在sram主板空間）、且bale為低電平時被選擇的。將存儲器芯片的讀/寫信號設置為當片選和smemr/smemw有效時輸出。
?
4.各份電源的切換，電池各份的重點將會在于電源切換和片選信號的控制。本次為了簡單起見，只單純獲取vcc和電池（為cn2提供3.6v的電池）的二極管or，但需要注意二極管正向電壓降。如果電源電壓比所提供的電壓低很多的話，則可能會發(fā)生超出操作電壓或者輸入引腳的電壓高于電源電壓的情況。
?
5.片選控制，為了電池備份，必須使存儲器的片選信號無效。本次我們雖然只利用ce1進行控制，但為了保持較低的損耗電流，必須使ce1可保持與電源電壓相近的值（cy62l28為vcc-0.2v以上）。為了進行片選控制，將會利用作為電源監(jiān)視ic的adm708（模擬器件）和74hc系列的cmos門組成電路。
?
靜態(tài)隨機存取存儲器(SRAM)多年來被廣泛應用于各種場合。凡是需要快速存取數(shù)據(jù)方面的應用，特別會要求初始存取等待時間比較短的情況下，都會考慮使用SRAM，這已經(jīng)成為一個常識。歷史上SRAM存儲器芯片市場曾經(jīng)幾度起伏，大多數(shù)時候整個存儲器芯片市場需求量會因為一個新的SRAM應用而暴漲。lw