功耗過高已經(jīng)成為半導(dǎo)體工藝尺寸進一步微縮的主要障礙，并且嚴(yán)重威脅到所有電子領(lǐng)域的一切進展──從推動移動設(shè)備更加微型化到開發(fā)超級電腦均包含在內(nèi)。

　　雖然根本原因在于永恒不變的物理和化學(xué)原理，但工程師們已經(jīng)開發(fā)出一系列的創(chuàng)新技術(shù)，以用于減輕目前所面臨的問題，并可望對振興未來的芯片產(chǎn)業(yè)有所助益。

　　以下討論五種可用于降低未來IC功耗的技術(shù)。這些技術(shù)目前已經(jīng)在開發(fā)中，可望共同解決未來十年內(nèi)將會面臨的功耗問題。

　　擁抱協(xié)同設(shè)計

　　電子設(shè)計自動化（EDA）工具可讓設(shè)計團隊從一開始就進行協(xié)同設(shè)計，從而實現(xiàn)最佳化低功耗設(shè)計。事實上，業(yè)界最低功耗的處理器和系統(tǒng)級芯片開發(fā)人員不僅透過最佳化架構(gòu)和材料來實現(xiàn)優(yōu)勢，也采用協(xié)同設(shè)計封裝、電源、射頻電路和軟件來降低功耗，而不至于降低性能或增加成本。

　　“實現(xiàn)低功耗必須采用覆蓋技術(shù)、設(shè)計方法、芯片架構(gòu)和軟件的全面性方法?！?a href="http://m.makelele.cn/tags/德州儀器/" target="_blank">德州儀器（TI）公司設(shè)計技術(shù)與EDA部門總監(jiān)David Greenhill表示。

　　TI已經(jīng)使用了許多先進技術(shù)為每個子系統(tǒng)進行最佳化，從而為低功耗元件提升了新標(biāo)準(zhǔn)，例如打造自有的制程技術(shù)來平衡關(guān)斷模式的漏電流與主動電流性能，或使用電壓與頻率擴展技術(shù)來定義各種省電工作模式。

　　“第一步是從性能和功耗的觀點來確認(rèn)產(chǎn)品的目標(biāo)。一旦這些目標(biāo)確定后，就可以開始采用專用的制程技術(shù)，以提供所需的性能，而不至于超出設(shè)備的功耗預(yù)算?！?TI公司28nm平臺經(jīng)理Randy Hollingsworth指出。

　　EDA工具一直是實現(xiàn)這些更低功耗目標(biāo)的關(guān)鍵，但有時需要圍繞設(shè)計回路進行一些反覆，因為采用傳統(tǒng)EDA工具進行功耗估計只在接近設(shè)計周期結(jié)束時才比較精確。對于未來的IC來說，必須在設(shè)計周期初期便進行精確的功耗估算。

　　一些專用工具的供應(yīng)商已經(jīng)拾起了接力棒。例如美國加州Atrenta公司推出一款名為Spyglass Power的工具，它可采用標(biāo)準(zhǔn)的暫存器傳輸級（RTL）描述來執(zhí)行功耗估計、功耗降低與驗證。這些RTL描述在較早的設(shè)計周期就能從每種主要EDA工具獲得。

　　圖1：Atrenta公司的工具可以很早就估計功耗；此處指出設(shè)計周期開始之初的潛在熱點。

　　圖片來源：Atrenta公司

　　“而今，工程師希望能在較早的設(shè)計周期展開功耗估計?！盇trenta公司資深工程總監(jiān)Peter Suaris表示，“你不能再等到設(shè)計臨近結(jié)束時才去估計功耗。你必須在RTL級就針對功耗進行協(xié)同設(shè)計，并為設(shè)計進行改動，以便能從一開始就實現(xiàn)節(jié)能效果?！?/p>

　　Atrenta公司宣稱，其專用的節(jié)能工具能以20%以內(nèi)的精密度估計最終功耗預(yù)算，而功耗降低工具還可使最終設(shè)計功耗減少達50%。