（文章來源：EETOP）

高性能計算需要高性能I/O。一段時間以來，業(yè)界一直在努力改進高帶寬的遠程解決方案。去年Intel和Xilinx都推出了56G I/O的FPGA。長距離112G SerDes PHY已經公布，隨著即將推出的5納米節(jié)點的出現，狀態(tài)可能會更好。再往前看，超過112G的行業(yè)路線圖充滿了不確定性。對于跨度幾十米或更長的距離，將使用光通信代替電信號通信。不幸的是，這些產品往往是反向相關的。距離物理裸片越遠，傳輸的成本就越高。同樣，較高的數據傳輸速率通常會犧牲密度，因此單片硅光子芯片被視為信息處理的更好的解決方案。

Terabit PHY，簡稱TeraPHY，是Ayar實驗室的第一款產品。這是一個原型光子學芯片，它被設計成與CPU、GPU或FPGA一起集成在包中的系統中。re只是一個小問題——光學和電子并不完全相互通信。秘訣是什么?Ayar的設計利用了GlobalFoundries的45nm RF SOI(絕緣體上的射頻硅)工藝，該工藝允許他們開發(fā)集成光學元件和光學器件周圍的復雜電路的單片集成設計。簡而言之：這使他們可以在一側提供電氣I / O接口，在另一側提供光接口。

英特爾已經開發(fā)了一個廣泛的芯片架構圍繞其層10 FPGA家族。但所有這些芯片都是內部研發(fā)的。好消息是，該架構使用AIB接口在主FPGA芯片和各種芯片之間進行通信。作為DARPA ERI項目的一部分，該接口也被作為開放標準開放，因此它不再是英特爾或EMIB的專利。Stratix 10多芯片體系結構使其本身具有TeraPHY提供的功能——用TeraPHY小芯片替換掉一個電子收發(fā)器模塊，只要接口是兼容的，就可以了。這是Ayar Labs選定的路線。

對于TeraPHY，Ayar集成了AIB接口的24個通道。實際上，每列允許的最大通道數為24個通道（以及AUX塊）。每個通道代表一組信號。在當前的凸點間距為55微米時，這意味著二十個發(fā)送數據信號和二十個接收數據信號。其運行速度高達2GT/ s。Ayar說，對于他們的TeraPHY小芯片，總接口帶寬為960Gbps，這表明他們使用的是1GT/s AIB基本規(guī)格，而不是2GT/s AIB Plus規(guī)格。

由于AIB接口使用的凸點間距很小，因此可以在硅上使用。在Stratix 10案例中，這意味著使用英特爾的EMIB技術。在下面未完成的封裝中，大型Stratix 10 FPGA芯片的右側有兩個TeraPHY小芯片。EMIB的位置在所有管芯的邊緣清晰可見。請注意，FPGA的另一端可能還有其他小芯片。

位于AIB接口和光接口之間的是可配置的交叉膠連邏輯，該邏輯將AIB通道映射到光通道。交叉開關允許一對多連接。單個電信號通道可以通過多個光接口發(fā)送，反之亦然。TeraPHY小芯片集成了十個光子宏對，一個宏用于發(fā)送，一個宏用于接收。

芯片內的光穿過波導。由于光的特性，多種波長的光可以沿著同一波導傳播而不會互相干擾。波分復用（WDM）技術用于將多個這樣的波長引入到波導中，以增加可以在同一光纖鏈路上傳輸的數據量。為了實現這一目標，Ayar在同一波導上使用了多個微環(huán)形諧振器，使用來自波導的不同波長將數據與光或電進行數據轉換。各個低功率硅光子環(huán)形諧振器鎖定在它們工作的特定波長上。這些環(huán)形諧振器由CMOS驅動器驅動，該驅動器與管芯上的數字邏輯的復位相接口。

每個宏對中包含一組PLL，TRXSlice和其他使它們全部工作所需的邏輯。如果查看GDSII截圖，則可以得出八個TRX切片，每個波長一個。設計每個宏中的各種PLL，以便可以將數據速率配置為高達2x的增量。當前的TeraPHY小芯片允許的數據速率為16 Gbps，25.6 Gbps和最高32Gbps。由于每個波導有八個波長，因此您正在查看每個宏的128 Gbps至256 Gbps的可配置聚合帶寬。

當前的TeraPHY小芯片包含10個宏對。這意味著它能夠在所有光學宏上提供高達2.56 Tb/s的聚合帶寬。這比AIB鏈接上的所有功能要多得多。目前尚不清楚它們?yōu)槭裁慈绱瞬黄胶猓怯捎诳梢詫蝹€AIB信道路由到多個光信道，因此在進行此類通信時可能存在拓撲。例如，一個SoC將流量路由到其他兩個SoC。值得補充的是，由于在接收端不需要糾錯，因此它在光通道上使用NRZ調制格式。

為了與英特爾建立伙伴關系，將兩個TeraPHY集成到Stratix 10 FPGA中。這意味著每個FPGA的總光帶寬為5.12 Tbps。兩個小于50平方毫米的小芯片令人印象深刻！

那么，如何從芯片上物理地取出它呢？輸入或輸出波導終止于光柵耦合器，光柵耦合器是在其頂表面上具有脊和凹槽的設備，允許光以某個特定角度從波導中散射出去。在這里，將光纖拉到足夠近的距離，使其能夠收集散射的光。對于Intel Stratix 10 FPGA，光線從頂部散出。換句話說，TeraPHY組件涉及通過芯片背面對齊和粘合光纖。光纖連接器從蓋子頂部直接穿過一個開口，直達TeraPHY小芯片。

英特爾FPGA產品戰(zhàn)略與創(chuàng)新副總裁文斯·胡（Vince Hu）表示：“我們看到的數據中心工作負載激增，它們對帶寬的需求不滿足，而且需要在機架級距離上連接設備。” “做到這一點的最佳方法是使用光學互連，并使用Ayar Labs小芯片，我們可以在低延遲和低功耗的情況下實現很高的帶寬?！?/p>

由于AIB的延遲極低，僅為3ns左右，因此通過AIB到TeraPHY并通過AIB的往返通信的延遲不到10 ns，而每米的延遲大約為5 ns。光纖（取決于整個系統的配置），最長可達2公里。TeraPHY的總能源效率略低于5 pJ / bit。該數字包含AIB接口，交叉開關和光學宏塊。

（責任編輯：fqj）