作者： Hunteck Sen Chen

小編在過去拜訪客戶最被經(jīng)常問到的問題，第一個：為什麼MOS規(guī)格上面103A（依050N10為例子），為什麼我輸出電流才5~6A不到，為什麼MOS都已經(jīng)燙到不行。第二個：為什麼我原本用A家公司的MOS，但為什麼換你們家MOS一下子就燒掉了是不是Eas太小了？

?

首先回答第一個問題，所有MOS規(guī)格書上面的ID是一個有明確邊界條件規(guī)定下的理論數(shù)值。因為在應(yīng)用中可能會有各種各樣的散熱條件。作為MOS廠商出具的規(guī)格書，不可能把千差萬別的散熱條件都都考慮進(jìn)去。所以在MOS的規(guī)格書上面會給出最好和最差散熱條件下的熱阻，這樣就可以讓客戶清楚的指導(dǎo)溫升的范圍和極限在哪里。

這里就要引入兩個概念就是RθJC和RθJA。

RθJC是芯片到芯片背面的散熱片的熱阻。

RθJA 是MOS焊接在一塊1平方英寸的1盎司PCB上的時候，芯片到外接環(huán)境的熱阻。

（如果是背面么有散熱的封裝形式比如SO8封裝還會引入一個替代概念叫RθJL

RθJL是芯片到芯片管腳的熱阻的熱阻。）

這顆T_j?MOS結(jié)溫為150℃，而Tc=25℃，那我們就算出來了P_D為104.1666W，故這顆MOS最大所承受功耗為104W（050N10規(guī)格書有寫）那我們有了功率數(shù)值后，而MOS的Rds都是已知的數(shù)值，只是我們還要知道的另外一件事情MOS的Rds為正溫度系數(shù)，并且我們在一般RDSmax都是在Tc=25℃都量測的（如下表），所以要知道高溫測試下的電流就是要把RDS做一個溫度系數(shù)補(bǔ)償，我們把溫度系數(shù)在公式中我們習(xí)慣取為K。（如下曲線圖表示）

那我們算一下 Tc= 100℃ 狀況下，ID多少？

ID=（（150-100）/（5m*1.2*2））^0.5 （K值由曲線接近2 取2即可另外RθJC都採max值）

ID=64.544， 故050N10規(guī)格為65A。

同理 Tc= 25℃ 狀況下，ID計算出來為102.06，故050N10 規(guī)格為103A。

極限參數(shù)介紹：

I_D最大漏源電流。是指場效應(yīng)管正常工作時，漏源間所允許通過的最大電流。場效應(yīng)管的工作電流不應(yīng)超過 ID 。（此參數(shù)會隨結(jié)溫度的上升而有所減額）

P_D最大耗散功率。是指場效應(yīng)管性能不變壞時所允許的最大漏源耗散功率。

T_j最大工作結(jié)溫。通常為 150 ℃ 或 175 ℃ ，器件設(shè)計的工作條件下須確應(yīng)避免超過這個溫度，并留有一定裕量。

T_c?周圍環(huán)境溫度。

R_θJC結(jié)點到周圍環(huán)境的熱阻

*這里需要特別注意的是，在上面的計算中用到的是RθJC這個熱阻。默認(rèn)的是散熱片的溫度永遠(yuǎn)是25℃。也就是說，這個計算中默認(rèn)的是散熱片的散熱效率是無窮大，無論多少熱量都不能改變散熱片的溫度25℃。這是PD的理論最大值?？蛻羰褂玫纳崞酱?，或者使用風(fēng)冷或者水冷，MOS的PD值就會無限的接近這個值。有背面散熱的MOS，客戶可以有很多手段去給MOS散熱，所以大家約定俗稱，在規(guī)格書中給出的PD和ID是接近理論的最大值的。

那PD的最小值又是什么呢？

可以用RθJA再來計算一下。我們默認(rèn)客戶用的PCB都會大于1平方英寸。這樣得出的PD= （T_j-T_c?）/ RθJA為：2.496W。這個是理論的最小值。

所以在一些沒有背面散熱的封裝的MOS規(guī)格書上，比如SOIC8，即使同樣的內(nèi)阻的MOS，會給出小很多的ID和PD值，就是因為這些MOS可以散熱的手段很有限，所以大家約定俗稱，在規(guī)格書中給出的PD和ID是接近理論的最小值的。

其次第二個問題：造成MOS燒毀因素（過流、過壓、靜電）很多，所以光靠一個現(xiàn)象來判斷MOS燒毀原因是不夠的，此篇先針對EAS做一個介紹。

EAS：單次脈沖雪崩擊穿能量，而業(yè)界做EAS最普通的測試方式就是UIS：英文全稱為Unclamped Inductive switching，中文譯為非嵌位感性負(fù)載開關(guān)過程。UIS測試實質(zhì)上就是一種模擬 MOS器件在系統(tǒng)應(yīng)用中遭遇極端電熱應(yīng)力的測試，通過這種測試，我們可以得到MOS器件反向雪崩時耐受能量的能力。而下圖就是UIS基本測試電路及波形，因此有電感的存在，當(dāng)MOS ON回路時，儲存在電感中的能量必須在關(guān)斷瞬間全部釋放，此時MOS上同時經(jīng)過高電壓和大電流，故我們反覆提升ID的上限就可以知道MOS 最大可承受的能量。

*這裡因為是介紹中低壓MOS故取這公式及此UIS測試方式

因此舉例050N10 UIS測試下，其波形如下圖：（CH1 Vgs CH2 VDS CH3 ID）

所以EAS=0.5*79.2^2*0.1m=313mJ，但由于考慮Any users對EAS要求不同，故規(guī)格書寫80mJ把安全馀量留了下來。

恆泰柯目前SGT 在100V 4~5m ohm左右產(chǎn)品，EAS優(yōu)于業(yè)界水準(zhǔn)，是因為先進(jìn)SGT MOS工藝復(fù)雜，要考慮cell間的平衡問題、震蕩問題、epi中的極限電場強(qiáng)度及寄生二極等參數(shù)，想要克服這些問題需要大量的技術(shù)經(jīng)驗與市場驗證，恰好這就是恆泰柯優(yōu)勢。

*小編來科普一下：MOS在製造過程會在內(nèi)部形成一個寄生三極管，只不過B和E極是短路在一起的，所以在正常情況下不會激發(fā)，視同為二極管。只有在有些UIS打死的時候才會激發(fā)出來，一旦激發(fā)出來MOS就很容易死，因此有些資料會直接說UIS容易打死寄生二極管此說法。而目前柯泰科在寄生二極管的Rp和Rc都優(yōu)化到了極致，故寄生二極管的UIS問題并不是瓶頸。

那有小伙伴可能會問UIS測不過會是什麼的波形呢。小編也用050N10的波形來做說明如下圖。（大部份會是這波形，但也會例外MOS畢竟已經(jīng)Fail，MOS內(nèi)部參數(shù)會讓波形產(chǎn)生不規(guī)則情況）

斜率1：給電感充電，di/dt=Vdd/L，Vdd是UIS測試機(jī)加的電壓 （L就是UIS試驗用的電感）

斜率2：電感放電，MOS雪崩，di/dt=BVDSS/L， BVDSS是 UIS時MOS的雪崩電壓

斜率3:MOS失效，DS短路，di/dt=Vf/L， Vf是MOS 失效后，包括電感寄生電阻，MOS失效后的電阻，等所有回路中電阻和續(xù)流二極管上的壓降的總和。

*另外有些客戶經(jīng)常會問，恒泰柯的SGT晶圓面積會比普通的trench MOS 小很多，是不是EAS的能力就會相應(yīng)的小很多呢？這里忽略了一個更重要的因素就是：溫度是不同的。在UIS的時候，熱是在us時間量級產(chǎn)生的，這么短的時間，能量只能由芯片表層的MOS結(jié)構(gòu)來吸收。SGT的MOS結(jié)構(gòu)的深度是trench的4-7倍，即使芯片面積小一倍，能夠吸收熱量的Si的體積也是trenchMOS的數(shù)倍。這樣就會使同樣電流密度UIS的時候，SGT的MOS結(jié)構(gòu)溫度更低。在相同的提二極管的情況下，溫度更低，承受的UIS電流密度就會按照溫度的指數(shù)增加。所以SGT的理論UIS 電流肯定比trench MOS 高?，F(xiàn)實中很多時候確實會發(fā)生SGT更容易在電路中過壓打死。原因是因為SGT更快，trench慢很多。更快的SGT可以為客戶節(jié)省開關(guān)損耗，但是客戶要相應(yīng)的吧PCB layout畫得更加緊湊，變壓器的漏感更小。不然的話，SGT更快所產(chǎn)生的的更高的應(yīng)力使得SGT需要承受的UIS電流密度是trench的幾倍甚至10幾倍。所以把應(yīng)力降下來才是王道。

除此之外，各家MOS原廠在描述EAS值往往都是不同測試條件進(jìn)行，故用各家的最終數(shù)值來對比是不對的，如果真的要比就只能在做一個測試條件來做判斷才有意義，而相較于ID我們就可以依規(guī)格書上面的數(shù)值來進(jìn)行各家廠家一個初步評估，看誰的最大漏源電流及最大耗散功率是最適合被選擇使用產(chǎn)品最能合適。

最后小編介紹ID & EAS完后，接下來的日子也會介紹其他參數(shù)。