[attach]***[/attach]FPGA中雙向端口IO的研究針對(duì)現(xiàn) 場(chǎng) 可 編 程 門 陣 列 芯 片 的 特 點(diǎn) 研 究 中 雙 向 端 口 的 設(shè) 計(jì)同 時(shí) 給出 仿真初始化雙向端口 的方法 采用這種雙向端口的設(shè)計(jì)方法 選用 的 芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)
2012-08-12 12:00:13
FPGA中競(jìng)爭(zhēng)冒險(xiǎn)問題的研究
2012-08-04 16:16:06
FPGA和Nios_軟核的語音識(shí)別系統(tǒng)的研究引言語音識(shí)別的過程是一個(gè)模式匹配的過程 在這個(gè)過程中,首先根據(jù)說話人的語音特點(diǎn)建立語音模型,對(duì)輸入的語音信號(hào)進(jìn)行分析,并提取所需的語音特征,在此基礎(chǔ)上建立
2012-08-11 11:47:15
摘要:FPGA異步時(shí)鐘設(shè)計(jì)中如何避免亞穩(wěn)態(tài)的產(chǎn)生是一個(gè)必須考慮的問題。本文介紹了FPGA異步時(shí)鐘設(shè)計(jì)中容易產(chǎn)生的亞穩(wěn)態(tài)現(xiàn)象及其可能造成的危害,同時(shí)根據(jù)實(shí)踐經(jīng)驗(yàn)給出了解決這些問題的幾種同步策略。關(guān)鍵詞
2009-04-21 16:52:37
工作起來,實(shí)現(xiàn)高覆蓋率的邏輯節(jié)點(diǎn)的翻轉(zhuǎn),讓其按照規(guī)定的功能工作。因此本研究工作的關(guān)鍵在如何進(jìn)行FPGA電路的程序配置。 3 FPGA設(shè)計(jì)流程 完整的FPGA 設(shè)計(jì)流程包括邏輯電路設(shè)計(jì)輸入、功能仿真
2011-09-13 09:22:08
FPGA設(shè)計(jì)中關(guān)鍵問題的研究
2012-08-20 15:25:55
FPGA設(shè)計(jì)中關(guān)鍵問題的研究
2012-08-20 17:18:09
EDA技術(shù)具有什么特征?FPGA是什么原理?FPGA設(shè)計(jì)應(yīng)用及優(yōu)化策略基于VHDL的FPGA系統(tǒng)行為級(jí)設(shè)計(jì)
2021-04-15 06:33:58
截短Reed-Solomon碼譯碼器的FPGA實(shí)現(xiàn)提出了一種改進(jìn)的BM算法,并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實(shí)現(xiàn)方式。驗(yàn)證表明,該算法能顯著提高基于FPGA的RS譯碼器
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)提 出 了 一 種 改 進(jìn) 的 算 法 并 在 此 基 礎(chǔ) 上 提 出 了 一 種 大 量 采 用 并 行 結(jié) 構(gòu) 的 截 短 碼譯 碼 器 的 實(shí)
2012-08-11 15:50:06
人工智能大熱之前,Cloud或Data Center已經(jīng)開始使用FPGA做各種加速了。而隨著Deep Learning的爆發(fā),這種需求越來越強(qiáng)勁。本文主要討論Cloud巨頭Amazon和Microsoft的FPGA策略。
2019-08-13 08:37:24
變換器工作在高效率的單管模式時(shí),升、降壓模態(tài)的平滑切換問題。以Boost-Buck變換器為研究對(duì)象,設(shè)計(jì)了一種控制策略實(shí)現(xiàn)外特性要求。同時(shí)分析了模態(tài)過渡問題產(chǎn)生的原因,給出加入雙管降頻工作區(qū)間
2019-06-03 05:00:03
不錯(cuò)的資料,智能車黑線識(shí)別算法及控制策略研究
2015-09-09 12:17:33
還是看這張圖,在對(duì)輸入的 16-bit 數(shù)據(jù)做運(yùn)算后,為了保證數(shù)據(jù)不溢出,得到的結(jié)果位寬逐漸變大,但是最后輸出又是 16-bit,此時(shí)需要對(duì)數(shù)據(jù)進(jìn)行截位( 如果不截位,那么當(dāng)一個(gè)數(shù)字信號(hào)處理系統(tǒng)較復(fù)雜
2024-05-24 07:48:12
利用 FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí),可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路,這種多時(shí)鐘 FPGA 設(shè)計(jì)必須特別小心,需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系
2012-03-05 14:42:09
基于LCL濾波器的并網(wǎng)逆變器控制策略研究_高申應(yīng)資源來自網(wǎng)絡(luò)
2019-01-25 22:26:26
做過DDS信號(hào)源,等精度頻率計(jì),信號(hào)存儲(chǔ)與回放等項(xiàng)目,對(duì)該開發(fā)板很感興趣,想進(jìn)一步學(xué)習(xí)FPGA,進(jìn)行深層次的學(xué)習(xí)與研究,希望能給我這個(gè)機(jī)會(huì)
2016-08-29 15:40:44
處理系統(tǒng)中最重要的部件之一。FPGA是當(dāng)前數(shù)字電路研究開發(fā)的一種重要實(shí)現(xiàn)形式,它與全定制ASIC電路相比,具有開發(fā)周期短、成本低等優(yōu)點(diǎn)。但多數(shù)FPGA不支持浮點(diǎn)運(yùn)算,這使FPGA在數(shù)值計(jì)算、數(shù)據(jù)分析和信號(hào)
2019-07-05 06:21:42
基于FPGA的FFT算法研究
2012-08-24 01:09:50
雙PWM變頻器整流控制策略的研究
2009-09-11 01:03:49
用labview存圖片到SQL中時(shí),報(bào)“字符串?dāng)?shù)據(jù),右截位”錯(cuò)誤,錯(cuò)誤代碼是:-2147217833,求教!TKS!
2014-03-26 00:45:26
基于FPGA 的DDS 調(diào)頻信號(hào)的研究與實(shí)現(xiàn)
2012-08-17 11:41:11
基于FPGA的三相電流型PWM整流器過調(diào)制策略的研究
2017-09-30 09:17:14
及功能得到了廣泛的應(yīng)用。 本研究中雷達(dá)模塊采用雷達(dá)ⅣS.148,利用集成電路產(chǎn)生三角波,驅(qū)動(dòng)其發(fā)射信號(hào)。在處理雷達(dá)混頻輸出信號(hào)時(shí),利用芯片ADS7890進(jìn)行對(duì)其進(jìn)行快速模/數(shù)轉(zhuǎn)換ADS7890模數(shù)轉(zhuǎn)換
2021-12-27 17:08:50
基于DDS和FPGA技術(shù)的高動(dòng)態(tài)擴(kuò)頻信號(hào)源的研究
2012-08-17 11:33:36
基于SQL Server 2000數(shù)據(jù)庫的安全性策略的研究
2009-10-10 15:07:21
本帖最后由 mingzhezhang 于 2012-5-23 20:05 編輯
大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略 利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí),可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重
2012-05-23 19:59:34
提示:文章寫完后,目錄可以自動(dòng)生成,如何生成可參考右邊的幫助文檔文章目錄前言一、pandas是什么?二、使用步驟1.引入庫 2.讀入數(shù)據(jù) 總結(jié)前言近年來無速度傳感器控制策略得到了深入的研究,按照適用
2021-08-27 07:38:25
本文主要研究了一種基于FPGA、自頂向下、模塊化、用于提取位同步時(shí)鐘的全數(shù)字鎖相環(huán)設(shè)計(jì)方法。
2021-05-06 08:00:46
車載Flex Ray網(wǎng)絡(luò)管理策略的初步研究網(wǎng)絡(luò)管理的目標(biāo)是保障網(wǎng)絡(luò)可靠、有效地運(yùn)行。在一般的計(jì)算機(jī)網(wǎng)絡(luò)中,網(wǎng)絡(luò)管理包含配置管理、性能管理及安全管理。車載網(wǎng)絡(luò)是面向?qū)崟r(shí)控制的一類網(wǎng)絡(luò),因此它采取的網(wǎng)絡(luò)
2009-11-26 17:11:23
純分享帖,需要者可點(diǎn)擊附件免費(fèi)獲取完整資料~~~*附件:輪轂電機(jī)HEV能量管理策略優(yōu)化研究.pdf【免責(zé)聲明】本文系網(wǎng)絡(luò)轉(zhuǎn)載,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請(qǐng)第一時(shí)間告知,刪除內(nèi)容!
2025-06-10 13:16:21
800Mbps準(zhǔn)循環(huán)LDPC碼編碼器的FPGA實(shí)現(xiàn)CCSDS星載圖像壓縮模塊的FPGA設(shè)計(jì)與實(shí)現(xiàn)FPGA和Nios_軟核的語音識(shí)別系統(tǒng)的研究RC4加密算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)多FPGA系統(tǒng)中自定義
2012-02-02 17:26:14
本文從DDS 基本原理出發(fā),利用FPGA 來實(shí)現(xiàn)DDS 調(diào)頻信號(hào)的產(chǎn)生,重點(diǎn)介紹了其原理和電路設(shè)計(jì),并給出了FPGA 設(shè)計(jì)的仿真和實(shí)驗(yàn),實(shí)驗(yàn)結(jié)果表明該設(shè)計(jì)是行之有效的。直接數(shù)字頻率
2009-06-26 17:29:09
72 本文針對(duì)磁通門信號(hào)采集與處理的具體特點(diǎn),對(duì)基于FPGA的磁通門數(shù)字信號(hào)處理系統(tǒng)進(jìn)行了研究。該系統(tǒng)采用A/D轉(zhuǎn)換器對(duì)磁通門輸出信號(hào)進(jìn)行采樣,采樣后的數(shù)據(jù)通過FPGA進(jìn)行數(shù)據(jù)
2009-12-23 15:09:09
15 基于FPGA的DDS信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)
利用DDS和 FPGA 技術(shù)設(shè)計(jì)一種信號(hào)發(fā)生器.介紹了該信號(hào)發(fā)生器的工作原理、 設(shè)計(jì)思路及實(shí)現(xiàn)方法.在 FPGA 器件上實(shí)現(xiàn)了基于 DDS技
2010-02-11 08:48:05
228 基于FPGA的直接序列擴(kuò)頻發(fā)射系統(tǒng)研究
現(xiàn)代通信系統(tǒng)尤其是擴(kuò)頻系統(tǒng)需要完成快速復(fù)雜的信號(hào)處理,對(duì)電路的處理速度提出了更高的要求.根據(jù)FPGA高速并行的處
2010-02-22 14:58:54
25 本文針對(duì)磁通門信號(hào)采集與處理的具體特點(diǎn),對(duì)基于FPGA的磁通門數(shù)字信號(hào)處理系統(tǒng)進(jìn)行了研究。該系統(tǒng)采用A/D轉(zhuǎn)換器對(duì)磁通門輸出信號(hào)進(jìn)行采樣,采樣后的數(shù)據(jù)通過FPGA進(jìn)行數(shù)據(jù)處理,再
2010-07-21 17:24:58
26 Clippers, Limiters 截波器,限制器
用在電路保護(hù)及訊號(hào)波形整理
基本限制器電路
利用二極體與容接成一個(gè)讓電容保持某固定電壓的電路
2010-09-02 16:02:24
0 為了滿足超聲波探傷檢測(cè)的實(shí)時(shí)性需求,通過研究超聲波探傷的工作原理,提出了基于FPGA芯片的實(shí)時(shí)信號(hào)處理系統(tǒng)實(shí)現(xiàn)方案及硬件結(jié)構(gòu)設(shè)計(jì),并根據(jù)FPGA邏輯結(jié)構(gòu)模型實(shí)現(xiàn)了軟件系統(tǒng)
2010-09-30 16:39:07
45 為了節(jié)約PCB板空間,充分靈活利用FPGA內(nèi)部資源,對(duì)FPGA內(nèi)置差分信號(hào)匹配終端進(jìn)行研究。根據(jù)差分信號(hào)阻抗匹配的基礎(chǔ)理論,在自制的PCB電路板上利用差分信號(hào)線傳遞時(shí)鐘和圖像數(shù)據(jù)
2011-01-04 17:07:13
40 板卡概述TES817是一款基于ZU19EG FPGA的高性能實(shí)時(shí)信號(hào)處理平臺(tái),該平臺(tái)采用1片高性能的FPGA:XCZU19EG-2FFVC1760I作為主處理器,FPGA的PL端外掛1組72位
2025-08-29 15:28:59
大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略
利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí),可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路,這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心,需要注意最大時(shí)鐘速率
2009-12-27 13:28:04
827 
基于FPGA的提取位同步時(shí)鐘DPLL設(shè)計(jì)
在數(shù)字通信系統(tǒng)中,同步技術(shù)是非常重要的,而位同步是最基本的同步。位同步時(shí)鐘信號(hào)不僅用于監(jiān)測(cè)輸入碼元信號(hào),確保收發(fā)
2010-01-25 09:36:18
3699 
基于FPGA的掃頻信號(hào)源的研究與設(shè)計(jì)
掃頻技術(shù)是電子測(cè)量中的一種重要技術(shù),廣泛用于調(diào)頻放大器、寬頻帶放大器、各種濾波器、鑒相器以及其他有源或無源網(wǎng)絡(luò)的頻率
2010-02-04 10:36:09
5365 
FPGA芯片選擇策略和原則
由于FPGA具備設(shè)計(jì)靈活、可以重復(fù)編程的優(yōu)點(diǎn),因此在電子產(chǎn)品設(shè)計(jì)領(lǐng)域得到了越來越廣泛的應(yīng)用。在工程項(xiàng)目或者產(chǎn)品設(shè)計(jì)
2010-02-09 09:13:29
3374 基于DDS技術(shù)的信號(hào)發(fā)生器研究與實(shí)現(xiàn)策略
研究了一種基于DDS芯片AD9850和單片機(jī)AT89S52的信號(hào)發(fā)生器系統(tǒng),能夠產(chǎn)生正弦波、三角波和方波三種波形。該系統(tǒng)頻率、幅值
2010-04-23 11:41:56
3019 
FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)研究策略 如今,FPGA已成為數(shù)字信號(hào)處理系統(tǒng)的核心器件,尤其在數(shù)字通信、網(wǎng)絡(luò)、視頻和圖像處理等領(lǐng)域?,F(xiàn)在的FPGA不僅包含查找表、寄存
2010-04-23 14:13:22
1388 
本文提出基于FPGA的數(shù)字收發(fā)機(jī)信號(hào)處理研究與實(shí)現(xiàn)
2011-11-01 18:20:42
50 以16 位高精度D/A轉(zhuǎn)換器為核心構(gòu)建波形重構(gòu)電路,將單片機(jī)和FPGA 組合實(shí)現(xiàn)總體控制,完成了基于FPGA的實(shí)時(shí)可編程高精度信號(hào)源設(shè)計(jì)。利用單片機(jī)集成的16 位高精度A/D 構(gòu)建了一個(gè)閉
2012-05-28 10:06:08
1368 
為了實(shí)現(xiàn)低成本的MEMS慣性測(cè)量組合應(yīng)用于現(xiàn)有應(yīng)用系統(tǒng)或測(cè)試系統(tǒng),提出了一種基于FPGA的MIMU信號(hào)處理技術(shù)方案,并完成系統(tǒng)的軟硬件設(shè)計(jì)。該系統(tǒng)實(shí)現(xiàn)了采集現(xiàn)有MIMU輸出的RS422數(shù)字信
2013-08-07 18:38:02
38 基于FPGA的心電信號(hào)處理研究與實(shí)現(xiàn)論文
2015-10-30 10:38:53
9 基于FPGA數(shù)字信號(hào)處理,本文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)
2015-10-30 10:39:38
37 基于FPGA的超聲波無損檢測(cè)信號(hào)處理研究/
2016-01-04 15:26:58
0 本文主要研究如何利用FPGA實(shí)現(xiàn)FFl’算法,研制具有自主知識(shí)產(chǎn)權(quán)的FFT
信號(hào)處理器
2016-03-21 16:22:52
44 位置伺服系統(tǒng)PID控制策略研究與應(yīng)用-2010。
2016-04-01 14:49:56
17 電流跟蹤型PWM逆變器的SVPWM控制策略研究
2016-04-15 17:49:14
12 基于DSP的交流調(diào)速系統(tǒng)優(yōu)化SVPWM策略研究。
2016-04-18 09:37:49
19 基于SVPWM的輕型直流輸電控制策略研究
2016-04-18 10:28:46
16 基于SVPWM控制策略的內(nèi)反饋串級(jí)調(diào)速系統(tǒng)的研究設(shè)計(jì)
2016-04-18 10:46:53
4 基于三電平逆變器的異步電機(jī)SVPWM控制策略研究
2016-03-30 18:24:14
8 矩陣變換器新型SVPWM調(diào)制策略的仿真研究
2016-03-30 18:24:14
16 一種新型多電平SVPWM控制策略的研究。
2016-03-30 14:40:32
8 截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)
2016-05-11 11:30:19
11 基于FPGA的DDS信號(hào)源研究與設(shè)計(jì)_南楠.pdf 關(guān)于干擾的,不知道。
2016-05-16 17:15:25
4 基于FPGA的SDTVHDTV轉(zhuǎn)換的研究與設(shè)計(jì)
2016-08-30 15:10:14
4 基于FPGA的數(shù)字信號(hào)處理算法研究與高效實(shí)現(xiàn)
2016-08-29 23:20:56
42 基于FPGA數(shù)字信號(hào)處理
2016-12-14 22:08:25
23 電池SOC估算策略研究,又需要的下來看看。
2017-01-13 13:26:03
13 內(nèi)容中心網(wǎng)絡(luò)的分層緩存策略研究_夏磊
2017-01-03 18:00:37
0 混合導(dǎo)通模式BoostPFC的控制策略研究_王武
2017-01-04 16:32:50
8 MMC控制策略比較分析研究_李威
2017-01-07 18:12:51
2 直流微電網(wǎng)能量控制策略的研究_畢大強(qiáng)
2017-01-08 11:07:01
1 基于CMMI的軟件項(xiàng)目實(shí)施策略研究_張敏
2017-03-19 11:33:11
0 基于FPGA的安全USB系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)_李廣位
2017-03-19 11:38:26
2 流媒體資源調(diào)度策略的研究與應(yīng)用_羅海波
2017-03-15 08:00:00
0 軟件配置管理策略研究_顧夢(mèng)華
2017-03-14 08:00:00
0 手機(jī)截屏功能是大家常用到的,方法當(dāng)然是越簡(jiǎn)單越好啦。華為榮耀8就有好幾種截屏方式,你都了解嗎?看看哪種是你最喜歡的。第一種是同時(shí)按住音量下鍵和電源鍵約2秒,就能截屏。第二種是在下拉通知欄里面有個(gè)”截屏“點(diǎn)擊即可截圖。
2017-04-19 08:56:20
10626 華為mate9除了自身搭載強(qiáng)大的麒麟960,AI人工智能學(xué)習(xí)系統(tǒng)和萊卡雙鏡頭,搭載人工智能的操作系統(tǒng)該如何截屏?我們來匯總一下各種操作方法。比如傳統(tǒng)的電源加音量鍵截屏;指關(guān)節(jié)雙擊截屏;畫圈截屏等。
2017-06-05 14:40:56
19172 的不斷發(fā)展,光柵信號(hào)處理電路研究也就向著數(shù)字化的方向發(fā)展,采用可編程邏輯陣列電路,通過語言編程來實(shí)現(xiàn)預(yù)期功能。目前FPGA進(jìn)行電路設(shè)計(jì)已經(jīng)成為一種最有效、性能最好的設(shè)計(jì)方法。近幾年,對(duì)于光柵信號(hào)的處理采用CPLD/FPGA技術(shù)已成為一
2017-08-30 18:10:14
5 光纖陀螺信號(hào)處理電路中FPGA與DSP的接口方法研究
2017-10-20 08:40:25
2 利用FPGA進(jìn)行數(shù)字信號(hào)處理時(shí),信號(hào)中的直流分量通常需要去除,而直流分量在AD前段就存在,如果采用模擬電路去除直流分量比較復(fù)雜,因此通常在AD后端數(shù)字域去除直流分量。在FPGA中,常規(guī)去直流的方法
2017-11-22 08:36:23
9269 
當(dāng)前基于博弈理論的防御策略選取方法大多采用完全信息或靜態(tài)博弈模型,為更加符合網(wǎng)絡(luò)攻防實(shí)際,從動(dòng)態(tài)對(duì)抗和有限信息的視角對(duì)攻防行為進(jìn)行研究。構(gòu)建攻防信號(hào)博弈模型,對(duì)策略量化計(jì)算方法進(jìn)行改進(jìn),并提出精煉貝
2018-02-11 10:44:55
0 ,采用AGC算法,可提高音頻信號(hào)系統(tǒng)和音頻信號(hào)輸出的穩(wěn)定性,解決了AGC調(diào)試后的信號(hào)失真問題。本文針對(duì)基于實(shí)用AGC算法的音頻信號(hào)處理方法與FPGA實(shí)現(xiàn),及其相關(guān)內(nèi)容進(jìn)行了分析研究。
2018-09-30 16:29:14
3573 
FPGA設(shè)計(jì)中,層次結(jié)構(gòu)設(shè)計(jì)和復(fù)位策略影響著FPGA的時(shí)序。在高速設(shè)計(jì)時(shí),合理的層次結(jié)構(gòu)設(shè)計(jì)與正確的復(fù)位策略可以優(yōu)化時(shí)序,提高運(yùn)行頻率。
2019-02-15 15:15:53
1270 處理能力的現(xiàn)場(chǎng)可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢(shì)。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運(yùn)算等數(shù)字信號(hào)處理算法的高效實(shí)現(xiàn)。
2021-02-01 16:11:00
17 主要介紹基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)的設(shè)計(jì)。該系統(tǒng)主要包括軟件和硬件兩部分:硬件主要采用FPGA芯片,AD7982—1,ADG406和運(yùn)放AD824來搭建硬件平臺(tái);軟件包括FPGA程序
2021-02-02 15:52:34
5 引言:FPGA作為數(shù)字電路三大基石之一,其選型的好壞決定了產(chǎn)品的成本、項(xiàng)目研發(fā)效率、產(chǎn)品上市時(shí)間、產(chǎn)品生命周期等諸多方面。FPGA選型策略可以分為FPGA廠商選擇、FPGA器件家族選擇、器件型號(hào)選擇
2021-03-22 09:25:18
7956 為了滿足瞬變電磁探測(cè)中晚期電磁信號(hào)采集的要求,選擇高性能24位模數(shù)轉(zhuǎn)換器AD7762,以FPGA為控制核心實(shí)現(xiàn)信號(hào)的高
2021-05-05 11:24:00
4194 
屏幕截屏功能
2022-05-26 15:25:27
15 FPGA數(shù)據(jù)在進(jìn)行乘加過程中會(huì)面臨這數(shù)據(jù)位寬變大的問題,然而硬件資源是有限的,需要對(duì)數(shù)據(jù)最終位寬進(jìn)行設(shè)計(jì),這就會(huì)面臨著位寬的選擇和如何截位的問題。
2022-06-10 16:47:43
3526 FPGA內(nèi)部表示正負(fù)數(shù),小數(shù)的規(guī)則。兩者相比之下,定點(diǎn)數(shù)實(shí)現(xiàn)簡(jiǎn)單,表達(dá)更為直觀,所以在很多時(shí)候FPGA通常使用定點(diǎn)數(shù)表示小數(shù)。
2023-06-19 10:44:52
2281 
國(guó)產(chǎn)FPGA研究框架
2023-01-13 09:06:57
11 華為Pocket S的截屏方法有以下幾種。
2024-03-06 16:06:00
4471 基于手勢(shì)處理和截屏能力,介紹了手勢(shì)截屏的實(shí)現(xiàn)過程。樣例主要包括以下功能
2024-04-11 22:38:43
2090 
本模塊實(shí)現(xiàn)輸入與輸出位寬相同數(shù)據(jù)加法,并對(duì)結(jié)果進(jìn)行四舍五入截位,對(duì)標(biāo)matlab round函數(shù)。
2024-04-18 16:53:32
1556 可配置任意輸入輸出位寬截位模塊
2024-04-25 11:36:17
884
評(píng)論