來源：半導(dǎo)體行業(yè)觀察

在上《先進(jìn)封裝最強(qiáng)科普》中，我們對(duì)市場(chǎng)上的先進(jìn)封裝需求進(jìn)行了一些討論。但其實(shí)具體到各個(gè)廠商，無論是英特爾（EMIB、Foveros、Foveros Omni、Foveros Direct）、臺(tái)積電（InFO-OS、InFO-LSI、InFO-SOW、 InFO-SoIS、CoWoS-S、CoWoS-R、CoWoS-L、SoIC）、三星（FOSiP、X-Cube、I-Cube、HBM、DDR/LPDDR DRAM、CIS）、ASE（FoCoS、FOEB）、索尼（ CIS)、美光 (HBM)、SKHynix (HBM)?還是YMTC (XStacking)，他們的封裝的各不相同，而且這些封裝類型也被我們所有最喜歡的 AMD、Nvidia?等公司使用。
在本文中，我們將解釋所有這些類型的封裝及其用途。

倒裝芯片是引線鍵合后常見的封裝形式之一。它由來自代工廠、集成設(shè)計(jì)制造商和外包組裝和測(cè)試公司等眾多公司提供。在倒裝芯片中，PCB、基板或另一個(gè)晶圓將具有著陸焊盤。然后將芯片準(zhǔn)確地放置在頂部，并使用凸塊接觸焊盤，之后芯片被送到回流焊爐，加熱組件并回流焊凸點(diǎn)以將兩者結(jié)合在一起。焊劑被清除，底部填充物沉積在兩者之間。這只是一個(gè)基本的工藝流程，因?yàn)橛性S多不同類型的倒裝芯片，包括但不限于fluxless。

雖然倒裝芯片非常普遍，但間距小于 100?微米的高級(jí)版本則不太常見。關(guān)于我們?cè)诘?1?部分中建立的先進(jìn)封裝的定義，只有臺(tái)積電、三星、英特爾、Amkor?和 ASE?涉及使用倒裝芯片技術(shù)的大量邏輯先進(jìn)封裝。其中 3?家公司也在制造完整的硅片，而另外兩家公司則是外包組裝和測(cè)試 (OSAT)。
這個(gè)尺寸就是大量不同類型倒裝芯片封裝類型開始涌入的地方。我們將以臺(tái)積電為例，然后擴(kuò)展并將其他公司的封裝解決方案與臺(tái)積電的封裝解決方案進(jìn)行比較。臺(tái)積電所有封裝選項(xiàng)的最大差異與基板材料、尺寸、RDL?和堆疊有關(guān)。

在標(biāo)準(zhǔn)倒裝芯片中，最常見的基板通常是有機(jī)層壓板，然后覆以銅。從這里開始，布線圍繞核心兩側(cè)構(gòu)建，討論最多的是 Ajinomoto build-up films ?(ABF)。該內(nèi)核在頂部構(gòu)建了許多層，這些層負(fù)責(zé)在整個(gè)封裝中重新分配信號(hào)和功率。這些承載信號(hào)的層是使用干膜層壓（dry film lamination）和使用 CO2?激光或紫外線激光進(jìn)行圖案化構(gòu)建的。

這就是臺(tái)積電的專業(yè)知識(shí)開始發(fā)揮其集成扇出 (InFO)?的地方。臺(tái)積電沒有使用 ABF?薄膜的標(biāo)準(zhǔn)流程，而是使用與硅制造更相關(guān)的工藝。臺(tái)積電將使用東京電子涂布機(jī)/顯影劑、ASML?光刻工具、應(yīng)用材料銅沉積工具以光刻方式定義再分布層。重新分布層（RTL）比大多數(shù) OSAT?可以生產(chǎn)的更小、更密集，因此可以容納更復(fù)雜的布線。此過程稱為扇出晶圓級(jí)封裝 (FOWLP)。ASE?是最大的 OSAT，他們提供 FoCoS（基板上的扇出芯片），這是 FOWLP?的一種形式，它也利用了硅制造技術(shù)。三星還有他們的扇出系統(tǒng)封裝 (FOSiP)，主要用于智能手機(jī)、智能手表、通信和汽車。
使用 InFO-R (RDL)，TSMC?可以封裝具有高 IO?密度、復(fù)雜路由和/或多個(gè)芯片的芯片。使用 InFO-R?最常見的產(chǎn)品是 Apple iPhone?和 Mac?芯片，但也有各種各樣的移動(dòng)芯片、通信平臺(tái)、加速器，甚至網(wǎng)絡(luò)交換機(jī) ASIC。三星還憑借 Cisco Silicon One?在網(wǎng)絡(luò)交換機(jī) ASIC?扇出市場(chǎng)中獲勝。InFO-R?的進(jìn)步主要與擴(kuò)展到具有更多功耗和 IO?的更大封裝尺寸有關(guān)。

有不少傳言稱 AMD?將為其即將推出的 Zen 4?客戶端（如上圖所示）和服務(wù)器 CPU?采用扇出封裝。SemiAnalysis?可以確認(rèn)基于 Zen 4?的桌面和服務(wù)器產(chǎn)品將使用扇出。然后，該扇出將傳統(tǒng)地封裝在標(biāo)準(zhǔn)有機(jī)基板的頂部，該基板的底部將具有 LGA?引腳。包裝這些產(chǎn)品的公司和轉(zhuǎn)向扇出的技術(shù)原因?qū)⒑竺娼視浴?/p>

標(biāo)準(zhǔn)封裝將具有核心基板，每側(cè)有 2?到 5?層重分布層 (RDL)，包括更高級(jí)的集成扇出。臺(tái)積電的 InFO-SoIS（集成基板系統(tǒng)）將這一概念提升到一個(gè)新的水平。它提供多達(dá) 14?個(gè)重新分布層 (RDL)，可在芯片之間實(shí)現(xiàn)非常復(fù)雜的布線。在靠近管芯的基板上還有一層更高密度的布線層。

TSMC?還提供InFO-SOW（晶圓上系統(tǒng)），它允許扇出包含數(shù)十個(gè)芯片的整個(gè)晶圓的大小。我們撰寫了有關(guān)使用這種特殊包裝形式的 Tesla Dojo 1?的文章。我們還在特斯拉去年的 AI?日公布這項(xiàng)技術(shù)的幾周前獨(dú)家披露了該技術(shù)的使用情況。特斯拉將在 HW 4.0?中使用三星 FOSiP。

最后，在臺(tái)積電的集成扇出陣容中，還有 InFO-LSI（本地硅互連）。InFO-LSI?是 InFO-R，但在多個(gè)芯片下方有一塊硅。這種局部硅互連將開始作為多個(gè)die之間的無源互連，但未來可以演變?yōu)橛性矗?a target="_blank">晶體管和各種 IP）。它最終也將縮小到 25?微米，但我們認(rèn)為第一代不會(huì)出現(xiàn)這種情況。第一款采用這種類型封裝的產(chǎn)品將在后面展示。
立即想到的比較最有可能是英特爾的 EMIB（嵌入式多芯片互連橋），但這并不是真正的最佳選擇。它更像是 Intel?的 Foveros Omni?或 ASE?的 FOEB。讓我們解釋一下。

英特爾的嵌入式多芯片互連橋被放置在傳統(tǒng)的有機(jī)基板腔體中。然后繼續(xù)構(gòu)建襯底。雖然這可以由英特爾完成，但 EMIB?的放置和構(gòu)建也可以由傳統(tǒng)的有機(jī)基板供應(yīng)商完成。由于 EMIB?芯片上的大焊盤以及沉積層壓布線和通孔的方法，不需要在基板上非常準(zhǔn)確地放置芯片。

通過繼續(xù)使用現(xiàn)有的有機(jī)層壓板和 ABF?供應(yīng)鏈，英特爾放棄了更昂貴的硅基板材料和硅制造工藝?？偟膩碚f，這條供應(yīng)鏈?zhǔn)巧唐坊模M管目前由于短缺而相當(dāng)緊張。自 2018?年以來，英特爾的 EMIB?一直在產(chǎn)品中發(fā)貨，包括 Kaby Lake G、各種 FPGA、Xe HP GPU?和某些云服務(wù)器 CPU，包括 Sapphire Rapids。目前所有 EMIB?產(chǎn)品都使用 55?微米，但第二代是 45?微米，第三代是 40?微米。

英特爾可以通過這個(gè)芯片將功率推送到上面的有源芯片。如果需要，英特爾還可以靈活地設(shè)計(jì)封裝以在沒有 EMIB?和某些小芯片的情況下運(yùn)行。在英特爾 FPGA?的一些拆解發(fā)現(xiàn)，如果英特爾發(fā)貨的 SKU?不需要它，英特爾將不會(huì)放置 EMIB?和有源芯片。這允許圍繞某些細(xì)分市場(chǎng)的物料清單進(jìn)行一些優(yōu)化。
最后，英特爾還可以通過僅在需要的地方使用硅橋來節(jié)省制造成本。這與臺(tái)積電的 CoWoS?形成鮮明對(duì)比，后者將所有芯片都放置在單個(gè)大型無源硅橋的頂部。稍后會(huì)詳細(xì)介紹，但臺(tái)積電的 InFO-LSI?和英特爾的 EMIB 之間的最大區(qū)別在于基板材料和制造工藝的選擇。

更復(fù)雜的是，日月光還擁有自己的2.5D封裝技術(shù)，與英特爾的EMIB和臺(tái)積電的InFO-LSI截然不同。它被用于 AMD?的 MI200 GPU，該 GPU?將用于多臺(tái)高性能計(jì)算機(jī)，包括美國能源部的 Frontier exascale?系統(tǒng)。ASE?的 FOEB?封裝技術(shù)與臺(tái)積電的 InFO-LSI?更相似，因?yàn)樗彩巧瘸觥SMC 使用標(biāo)準(zhǔn)的硅制造技術(shù)來構(gòu)建 RDL。一個(gè)主要區(qū)別是 ASE?使用玻璃基板面板而不是硅。這是一種更便宜的材料，但它還有一些其他好處，我們將在后面討論。

ASE?不是將無源互連芯片嵌入基板的空腔中，而是放置芯片，構(gòu)建銅柱，然后構(gòu)建整個(gè) RDL。在 RDL?之上，有源硅 GPU die和 HBM die使用微凸塊進(jìn)行連接。然后使用激光脫模工藝將玻璃中介層從封裝中移除，然后在使用標(biāo)準(zhǔn)倒裝芯片工藝將其安裝到有機(jī)基板上之前完成封裝的另一面。
ASE?對(duì) FOEB?與 EMIB?提出了許多聲明，但有些是完全錯(cuò)誤的。ASE?需要推銷他們的解決方案是可以理解的，但讓我們消除噪音。EMIB?收益率不在 80%?到 90%?的范圍內(nèi)。EMIB?的收益率接近 100%。第一代 EMIB?在芯片數(shù)量方面確實(shí)有縮放限制，但第二代沒有。事實(shí)上，英特爾將發(fā)布有史以來最大封裝的產(chǎn)品，一種采用第二代 EMIB?的92mm x 92mm BGA?封裝的高級(jí)封裝。通過在整個(gè)封裝中使用扇出和光刻定義的 RDL，F(xiàn)OEB?確實(shí)保留了布線密度和芯片到封裝凸點(diǎn)尺寸方面的優(yōu)勢(shì)，但這也更昂貴。
與臺(tái)積電相比，最大的區(qū)別似乎是最初的玻璃基板材料與硅。部分原因可能是因?yàn)?ASE?的成本受到更多限制。ASE?必須以更低的價(jià)格提供出色的技術(shù)來贏得客戶。臺(tái)積電是芯片大師，專注于他們熟悉的技術(shù)，臺(tái)積電有著將技術(shù)推向極致的文化，在這種推動(dòng)下，他們最好選擇硅。

現(xiàn)在回到臺(tái)積電的其他高級(jí)封裝選項(xiàng)，因?yàn)槲覀冞€有一些要做。CoWoS?平臺(tái)還有 CoWoS-R?和 CoWoS-L?平臺(tái)。它們與 InFO-R?和 InFO-L?幾乎 1?比 1?對(duì)應(yīng)。這兩者之間的區(qū)別更多地與過程有關(guān)。InFO?是先芯片工藝，首先放置芯片，然后圍繞它構(gòu)建 RDL。使用 CoWoS，先建立 RDL，然后放置芯片。對(duì)于大多數(shù)試圖了解高級(jí)封裝的人來說，區(qū)別并不那么重要，所以今天我們將輕松地討論這個(gè)話題。

最大的亮點(diǎn)是 CoWoS-S（硅中介層）。它涉及采用已知良好的芯片，倒裝芯片將其封裝到無源晶圓上，該晶圓上具有圖案化的導(dǎo)線。這就是 CoWoS?名稱的來源，Chip on Wafer on Substrate。從長遠(yuǎn)來看，它是體積最大的 2.5D?封裝平臺(tái)。如第 1?部分所述，這是因?yàn)?P100、V100?和 A100?等 Nvidia?數(shù)據(jù)中心 GPU?使用 CoWoS-S。雖然 Nvidia?的銷量最高，但 Broadcom、Google TPU、Amazon Trainium、NEC Aurora、Fujitsu A64FX、AMD Vega、Xillinx FPGA、Intel Spring Crest?和 Habana Labs Gaudi?只是 CoWoS?使用的幾個(gè)值得注意的例子。大多數(shù)使用 HBM?計(jì)算的重型芯片，包括來自各種初創(chuàng)公司的 AI?訓(xùn)練芯片都使用 CoWoS。
為了進(jìn)一步說明 CoWoS?的普及程度，這里有一些來自 AIchip?的引述。AIchip是一家臺(tái)灣設(shè)計(jì)和IP公司，主要利用臺(tái)積電CoWoS平臺(tái)協(xié)助與AI芯片相關(guān)的EDA、物理設(shè)計(jì)和產(chǎn)能工作。
臺(tái)積電甚至沒有參加與 CoWoS?容量相關(guān)的所有會(huì)議，因?yàn)榕_(tái)積電已經(jīng)銷售了他們生產(chǎn)的所有產(chǎn)品，而且要支持所有這些設(shè)計(jì)需要太多的工程時(shí)間。另一方面，臺(tái)積電的客戶集中度較高（英偉達(dá)），因此臺(tái)積電希望與其他公司合作。AIchip?有點(diǎn)像中間人，即使 Tier 1?客戶（Nvidia）預(yù)訂了一切，AIchip?仍然獲得一些容量。即便如此，他們也只能得到他們想要的 50%。
讓我們轉(zhuǎn)身看看英偉達(dá)在做什么。在第三季度，他們的長期供應(yīng)義務(wù)躍升至 69億美元，更重要的是，Nvidia?預(yù)付款16.4億美元，并且未來將再預(yù)付款17.9億美元。英偉達(dá)正在吞噬供應(yīng)，特別是針對(duì) CoWoS。

回到技術(shù)上，CoWoS-S?多年來經(jīng)歷了一次演變。主要特點(diǎn)是中介層面積越來越大。由于 CoWoS?平臺(tái)使用硅制造技術(shù)，因此它遵守稱為光罩限制的原則。使用 193nm ArF?光刻工具可以印刷的最大尺寸為 33mm x 26mm (858mm 2 )。硅中介層的主要用途也是光刻定義的，即連接位于其上的芯片的非常密集的電線。英偉達(dá)的芯片早已接近標(biāo)線限制，但仍需要連接到封裝的高帶寬內(nèi)存。

上圖包含一個(gè) Nvidia V100，這是 Nvidia四年前推出的 GPU，它的面積是 815平方毫米。一旦包含 HBM，它就會(huì)超出光刻工具可以打印的光罩限制，但臺(tái)積電想出了如何連接它們。臺(tái)積電通過做光罩拼接來實(shí)現(xiàn)這一點(diǎn)。臺(tái)積電在此增強(qiáng)了他們的能力，可以為硅中介層提供 3?倍大小的掩模版。鑒于標(biāo)線拼接的局限性，英特爾 EMIB、TSMC LSI?和 ASE FOEB?方法具有優(yōu)點(diǎn)。他們也不必處理與大型硅中介層一樣多的費(fèi)用。

除了增加掩模版尺寸外，他們還進(jìn)行了其他改進(jìn)，例如將微凸塊從焊料改為銅以提高性能/功率效率、iCap、新的 TIM/蓋子封裝等。
有一個(gè)關(guān)于 TIM/蓋子包裝的有趣故事。在Nvidia V100上，Nvidia 擁有一個(gè)無處不在的 HGX?平臺(tái)，該平臺(tái)可以運(yùn)送到許多服務(wù)器 ODM，然后運(yùn)送到數(shù)據(jù)中心?？梢詰?yīng)用于冷卻器螺釘以實(shí)現(xiàn)正確安裝壓力的扭矩非常具體。這些服務(wù)器 ODM?在這些價(jià)值 10,000?美元的 GPU?上過度擰緊了冷卻器和芯片。Nvidia?的 A100?轉(zhuǎn)移到在芯片上有蓋子的封裝，而不是直接冷卻芯片。當(dāng) Nvidia?的 A100 和未來的 Hopper DC GPU?仍然需要散發(fā)大量熱量時(shí)，這類封裝的問題就會(huì)出現(xiàn)。為了解決這個(gè)問題，臺(tái)積電和英偉達(dá)在封裝上進(jìn)行了很多優(yōu)化。
三星也有類似于 CoWoS-S?的 I-Cube?技術(shù)。三星使用這種封裝的唯一主要客戶是百度的 AI?加速器。

接下來我們有 Foveros。這就是英特爾的3D芯片堆疊技術(shù)。Foveros?不是一個(gè)裸片在另一個(gè)裸片的頂部活動(dòng)，而后者本質(zhì)上只是密集的導(dǎo)線，F(xiàn)overos?涉及兩個(gè)包含活動(dòng)元素的裸片。有了這個(gè)，英特爾第一代 Foveros?于 2020 年 6?月在 Lakefield?混合 CPU SOC?中推出。該芯片不是特別大的容量或令人嘆為觀止的芯片，但它是英特爾的許多第一款芯片，包括 3D?封裝和他們的第一個(gè)混合 CPU?內(nèi)核具有大性能核心和小效率核心的架構(gòu)。它采用了 55?微米的凸點(diǎn)間距。

下一個(gè) Foveros?產(chǎn)品是 Ponte Vecchio GPU，經(jīng)過多次延遲，它應(yīng)該在今年推出。它將包括與 EMIB?和 Foveros?一起封裝的 47?個(gè)不同的有源小芯片。Foveros?芯片到芯片的連接采用 36?微米的凸點(diǎn)間距。
未來，英特爾的大部分客戶端陣容都將采用3D堆棧技術(shù)，包括代號(hào)為Meteor Lake、Arrow Lake、Lunar Lake的客戶端產(chǎn)品。Meteor Lake?將是首款采用 Foveros Omni?和 36?微米凸點(diǎn)間距的產(chǎn)品。第一個(gè)包含 3D?堆棧技術(shù)的數(shù)據(jù)中心 CPU?代號(hào)為 Diamond Rapids，其名稱是 Granite Rapids。我們將在本文中討論其中一些產(chǎn)品使用的節(jié)點(diǎn)以及英特爾與臺(tái)積電的關(guān)系。

Foveros Omni?的全稱是 Foveros Omni-Directional Interconnect (ODI)。它彌補(bǔ)了 EMIB?和 Foveros?之間的差距，同時(shí)還提供了一些新功能。Foveros Omni?可以作為兩個(gè)其他芯片之間的有源橋接芯片，作為完全位于另一個(gè)芯片下方的有源芯片，或位于另一個(gè)芯片頂部但懸垂的芯片。

Foveros Omni?從未像 EMIB?那樣嵌入基板內(nèi)部，它在任何情況下都完全位于基板之上。堆疊類型會(huì)導(dǎo)致封裝基板與位于其上的芯片的連接高度不同的問題。英特爾開發(fā)了一種銅柱技術(shù)，讓他們可以將信號(hào)和電源傳輸?shù)讲煌?z?高度并通過芯片，這樣芯片設(shè)計(jì)人員在設(shè)計(jì) 3D?異構(gòu)芯片時(shí)可以有更多的自由。Foveros Omni?將從 36?微米的凸點(diǎn)間距開始，但在下一代將降低到 25?微米。
我們要注意的是，DRAM?還使用了先進(jìn)的 3D?封裝。HBM?多年來一直在三星、SK?海力士和美光使用先進(jìn)封裝。將制造存儲(chǔ)單元并連接到暴露并形成微凸塊的 TSV。最近，三星甚至開始推出 DDR5?和 LPDDR5X?堆棧，它們利用類似的堆棧技術(shù)來提高容量。SKHynix?正在其 HBM 3?中引入混合鍵合。SKHynix?將把 12?個(gè)芯片鍵合在一起，每個(gè)芯片的厚度約為 30?微米，并帶有混合鍵合 TSV。

混合鍵合是一種技術(shù)，它不使用凸點(diǎn)，而是將芯片直接與硅通孔連接。如果我們回到倒裝芯片工藝，沒有凸塊形成、助焊劑、回流或模下填充芯片之間的區(qū)域。銅直接遇到銅。實(shí)際過程非常困難，上面部分詳述。在本系列的下一部分中，我們將深入研究工具生態(tài)系統(tǒng)和混合綁定類型。與之前描述的任何其他封裝方法相比，混合鍵合能夠?qū)崿F(xiàn)更密集的集成。

最著名的混合鍵合芯片當(dāng)然是最近宣布的 AMD?的 3D?堆疊緩存，它將于今年晚些時(shí)候發(fā)布。這利用了臺(tái)積電的 SoIC?技術(shù)。英特爾的混合鍵合品牌稱為 Foveros Direct，三星的版本稱為 X-Cube。Global Foundries?公開了使用混合鍵合技術(shù)的 Arm?測(cè)試芯片。產(chǎn)量最高的混合鍵合半導(dǎo)體公司不是臺(tái)積電，今年甚至明年也不會(huì)是臺(tái)積電。出貨最多的混合鍵合芯片的公司實(shí)際上是擁有 CMOS?圖像傳感器的索尼。事實(shí)上，假設(shè)你有一部高端手機(jī)，你的口袋里可能有一個(gè)包含混合粘合 CMOS?圖像傳感器的設(shè)備。如第 1?部分所述，索尼已將間距縮小至 6.3?微米，而 AMD?的 V-cache?間距為 17?微米。

目前索尼提供 2 stack?和 3 stack?版本。在 2?堆棧中，像素位于電路的頂部。在 3?堆棧版本中，像素堆疊在電路頂部的 DRAM?緩沖區(qū)緩存的頂部。隨著索尼希望將像素晶體管從電路中分離出來并創(chuàng)建具有多達(dá) 4?層硅的更先進(jìn)的相機(jī)，進(jìn)步仍在繼續(xù)。由于其 CMOS?圖像傳感器業(yè)務(wù)，三星是混合鍵合芯片的第二大出貨量出貨商。
混合鍵合的另一個(gè)即將大批量應(yīng)用是來自長江存儲(chǔ)技術(shù)公司的 Xtacking。YMTC?使用晶圓到晶圓鍵合技術(shù)將 CMOS?外圍堆疊在 NAND?門下方。我們?cè)谶@里詳細(xì)介紹了這項(xiàng)技術(shù)的好處，但簡(jiǎn)而言之，它允許 YMTC?在給定一定數(shù)量的 NAND?層數(shù)的情況下安裝更多的 NAND?單元，而不是任何其他 NAND?制造商，包括三星、SK?海力士、美光、Kioxia?和西部數(shù)據(jù)。
關(guān)于各種類型的倒裝芯片、熱壓鍵合和混合鍵合工具，有很多話要說，但我們將把這些留到下一篇。投資者對(duì) Besi Semiconductor、ASM Pacific、Kulicke?和 Soffa、EV Group、Suss Microtec、SET、Shinkawa、Shibaura 和 Applied Materials?的共同認(rèn)識(shí)是不正確的，這里的各種公司和封裝類型使用工具的多樣性非常廣泛.?但贏家并不像看起來那么明顯。

審核編輯：符乾江