設(shè)計(jì)人員在不影響熟練程度的情況下安裝印刷電路板 (PCB) 的噩夢推出了英飛凌科技公司 International Rectifier HiRel Products (IR HiRel) 的一款新產(chǎn)品。解決方案是將十四個(gè)新的 QPL 認(rèn)證、抗輻射（rad-hard） SupIR-SMD MOSFET，安裝在直接到 PCB 的 PCB 安裝封裝中。SupIR-SMD 是用于從衛(wèi)星到航天器等各種任務(wù)的高性能空間電源系統(tǒng)的解決方案。

將表面貼裝元件 (SMD) 固定到印刷電路板 (PCB) 對許多設(shè)計(jì)人員來說是一個(gè)挑戰(zhàn)，尤其是那些處理空間問題的設(shè)計(jì)人員。很多時(shí)候，不同的熱系數(shù)會導(dǎo)致所用材料的膨脹錯(cuò)位，從而導(dǎo)致效率損失。“太空應(yīng)用需要高可靠性的電力電子設(shè)備，能夠在最惡劣的環(huán)境中達(dá)到規(guī)范要求。它們必須能夠承受嚴(yán)酷的熱、機(jī)械和輻射條件，預(yù)期壽命為 15 年或更長。SupIR-SMD 是一種出色的熱膨脹和熱傳遞封裝解決方案，”IR HiRel 營銷總監(jiān) Andrew Popp 說。

空間環(huán)境用PCB

空間環(huán)境中的 PCB 必須滿足預(yù)期的功能并提供持續(xù)的性能，同時(shí)還要確保在通信衛(wèi)星、遙感衛(wèi)星、導(dǎo)航衛(wèi)星和其他行星衛(wèi)星等大氣中的高可靠性。航天應(yīng)用中使用的電子元件主要受到空間輻射的影響，稱為單事件效應(yīng)或 SEE，由地球磁場中的電子和質(zhì)子引起。

航天級PCB在航天發(fā)射過程中會受到?jīng)_擊和壓力，必須確保在空間輻射和真空條件下運(yùn)行的能力。真空條件使 PCB 難以散熱；如果處理不當(dāng)，它們可能會出現(xiàn)裂紋和焊點(diǎn)問題。

太空硬件最重要的因素是可靠性，因?yàn)槌窃谀承O端情況下，否則不可能修復(fù)它。PCB 設(shè)計(jì)可以對航天器的可靠性產(chǎn)生直接影響。

衛(wèi)星和航天器航空電子設(shè)備越來越多地?將高功率與射頻傳輸結(jié)合起來。所有這些功能都定義了對 PCB 的設(shè)計(jì)、布局和構(gòu)造的獨(dú)特要求，還定義了為此目的選擇合適的介電材料、堆疊中的層數(shù)、布線、軌道幾何形狀和接地。如今，電子系統(tǒng)需要高水平的性能。從高速數(shù)字電路到射頻功率放大器和大功率 LED 模塊，在所有這些領(lǐng)域中，材料的選擇是設(shè)計(jì)人員減少與散熱和電磁干擾相關(guān)的可能問題的重要目標(biāo)。

優(yōu)質(zhì)材料的選擇通常是成本和性能之間的折衷。

需要考慮的一些參數(shù)是信號完整性、抗噪性和散熱。

介電常數(shù)是許多 PCB 材料選擇過程的起點(diǎn)，也是熱膨脹系數(shù) (CTE) 和耗散因數(shù)的起點(diǎn)。

良好的信號完整性還可以評估一些因素，例如電磁兼容性要求和 EMI、電磁干擾要求。材料的選擇確保了一個(gè)完美的解決方案，可以限制串?dāng)_噪聲，同時(shí)限制可能影響系統(tǒng)功能的損失。

CTE 顯示了 PCB 材料在加熱后膨脹的速度。CTE 是一種表示材料在溫度變化期間體積變化量的方法，以每攝氏度百萬分之幾表示。大多數(shù)基板具有比銅更高的 CTE。當(dāng) PCB 溫度升高時(shí)，會導(dǎo)致互連問題。

新包

PCB 和密封表面貼裝之間的熱膨脹系數(shù) (CTE) 未對準(zhǔn)帶來了兩個(gè)基本挑戰(zhàn)。在接口處保持可靠的焊點(diǎn)并保持密封功率 MOSFET 的密封完整性至關(guān)重要。即使是很小的 CTE 失配也會導(dǎo)致熱應(yīng)力引起的界面斷裂。

材料隨溫度膨脹的特性是眾所周知的。它出現(xiàn)在所有三 (3) 個(gè)維度中。這種膨脹會產(chǎn)生同樣的張力，會導(dǎo)致裝配問題。由于溫度變化而引起的材料長度變化由下式定義：?

在哪里：

l 是材料長度，?

α 是線性膨脹系數(shù)，單位為 10-6 /K（或 ppm/K），并且

ΔT 是以開氏度為單位的溫度變化。?

因此，對于 100 ppm/K 的 α，材料長度將發(fā)生 0.01% 的變化。即使很小的偏差也會引起應(yīng)力和變形（表 1）。

表 1：分析中使用的材料特性（來源：英飛凌）

IR HiRel 設(shè)備存儲在密封包裝中，主要由金屬和陶瓷組合制成。陶瓷的 CTE 約為六 (6) ppm/K，大多數(shù) PCB 的 CTE 范圍為 13-14 ppm/K（FR-4 板）或 17-18 ppm/K（聚酰亞胺板）。這種大錯(cuò)位帶來了重大的設(shè)計(jì)挑戰(zhàn)，例如焊接疲勞和封裝應(yīng)力。金屬具有延展性，而陶瓷則易碎。如果承受高強(qiáng)度的應(yīng)力，金屬會承受很大的應(yīng)變而不會破裂，而陶瓷則會破裂。這種“成敗”，陶瓷的一種特性，給密封封裝的設(shè)計(jì)增加了另一個(gè)挑戰(zhàn)。

多年來，當(dāng)表面貼裝功率器件直接安裝在 PCB 上時(shí)，陶瓷開裂一直是一個(gè)問題。?

設(shè)計(jì)人員目前正在使用各種配置，將電源封裝倒置并使用電纜連接到 PCB。這種配置不僅可以最佳地散熱，而且還降低了 MOSFET 的容量。

相比之下，SupIR-SMD 可以直接連接到 PCB，提供更直接的傳熱路徑?！芭c空間應(yīng)用中使用的典型封裝解決方案相比，SupIR-SMD 的占地面積減少了 37%，質(zhì)量減輕了 34%，電流容量增加了 33%，”安德魯說。

他繼續(xù)說道，“一些好處可能如下：逐漸從陶瓷到 PCB 的 CTE 變化，減少巨大的 CTE 失配帶來的壓力；通過安裝模具的零件底部的更直接的熱路徑。

為解決電源封裝與印刷電路板之間大量 CTE 錯(cuò)位導(dǎo)致的開裂問題，最大限度地降低熱阻和電阻，IR HiRel 采用了如圖 2 所示的多級設(shè)計(jì)?；蚋蟮?SMD 的載體是一個(gè)不雅和次優(yōu)的解決方案，現(xiàn)在 SupIR-SMD 解決了這個(gè)問題，”安德魯說。?

圖 1：用于解決組裝熱膨脹問題的 SMD 引線連接選項(xiàng)（來源：IR HiRel）

圖 2：SupIR-SMD，一種新的設(shè)計(jì)概念（剖視圖顯示內(nèi)部芯片和引線鍵合）（來源：IR HiRel）

在該設(shè)計(jì)中，基體有兩層，連接陶瓷體的層具有與陶瓷CTE匹配的CTE，連接印刷電路板的涂層在第一層和印刷電路板之間具有CTE值。通過這種方式，CTE 逐漸從陶瓷變?yōu)?PCB，從而減少了巨大的 CTE 錯(cuò)位帶來的應(yīng)力。??

SupIR-SMD 封裝符合 MIL-PRF-19500 的 JANS 標(biāo)準(zhǔn)。JANS 是最嚴(yán)格的篩選和驗(yàn)收要求，可確保用于太空飛行的分立半導(dǎo)體的性能、質(zhì)量和可靠性。根據(jù)適用于空間應(yīng)用的合格產(chǎn)品清單 (QPL)，新的抗輻射 MOSFET 也通過了 QPL 認(rèn)證?？馆椛?MOSFET 的共享應(yīng)用包括衛(wèi)星總線配電系統(tǒng)、航天級 DC-DC 轉(zhuǎn)換器和其他高速開關(guān)設(shè)計(jì)。

圖 3：SupIR-SMD 封裝

審核編輯 黃昊宇

?