作者：Majeed Ahmad，特約作家

硬件加速器——用于執(zhí)行特定任務(wù)（如對對象進行分類）的專用設(shè)備——越來越多地嵌入到為各種 AI 應(yīng)用程序服務(wù)的片上系統(tǒng) (SoC) 中。它們有助于創(chuàng)建緊密集成的定制處理器，提供更低的功耗、更低的延遲、數(shù)據(jù)重用和數(shù)據(jù)局部性。

首先，有必要對 AI 算法進行硬件加速。AI 加速器專門設(shè)計用于更快地處理 AI 任務(wù)；它們以傳統(tǒng)處理器不可行的方式執(zhí)行特定任務(wù)。

此外，沒有任何一個處理器可以滿足 AI 應(yīng)用程序的多樣化需求，在這里，集成到 AI 芯片中的硬件加速器可為特定工作負載提供性能、電源效率和延遲優(yōu)勢。這就是為什么基于 AI 加速器的定制架構(gòu)開始挑戰(zhàn)將 CPU 和 GPU 用于 AI 應(yīng)用程序的原因。

AI 芯片設(shè)計人員必須確定要加速什么、如何加速以及如何將該功能與神經(jīng)網(wǎng)絡(luò)互連。以下是定義在不斷發(fā)展的 AI 工作負載中使用硬件加速器的主要行業(yè)趨勢的快照。不可避免地，它始于可集成到各種 AI 芯片和卡中的 AI 加速器。

AI 加速器 IP硬件加速器廣泛用于 AI 芯片中，用于分割和加速數(shù)據(jù)密集型任務(wù)，例如計算機視覺和深度學(xué)習(xí)，用于訓(xùn)練和推理應(yīng)用。這些 AI 內(nèi)核可加速 Caffe、PyTorch 和 TensorFlow 等 AI 框架上的神經(jīng)網(wǎng)絡(luò)。

Gyrfalcon Technology Inc. (GTI) 通過 IP 許可模式設(shè)計 AI 芯片并提供用于定制 SoC 設(shè)計的 AI 加速器。這家總部位于加利福尼亞州米爾皮塔斯的 AI 新貴 分別為邊緣和云應(yīng)用程序提供 Lightspeeur2801和2803 AI 加速器。

值得注意的是，Gyrfalcon 還圍繞這些硬件加速器開發(fā)了 AI 芯片，這使得這些 AI 加速器 IP 經(jīng)過硅驗證。該公司用于邊緣設(shè)計的 2801 AI 芯片每秒每瓦 (TOPS/W) 執(zhí)行 9.3 tera 運算，而其用于數(shù)據(jù)中心應(yīng)用的 2803 AI 芯片可提供 24 TOPS/W。

除了 IP 開發(fā)工具和技術(shù)文檔，Gyrfalcon 還為 AI 設(shè)計人員提供 USB 3.0 加密狗，用于模型創(chuàng)建、芯片評估和概念驗證設(shè)計。被許可方可以在 Windows 和 Linux PC 以及 Raspberry Pi 等硬件開發(fā)套件上使用這些加密狗。

硬件架構(gòu)AI 加速器的基本前提是比以往更快地處理算法，同時盡可能降低功耗。它們在邊緣、數(shù)據(jù)中心或介于兩者之間的某個地方執(zhí)行加速。人工智能加速器可以在 ASIC、GPU、FPGA、DSP 或這些設(shè)備的混合版本中執(zhí)行這些任務(wù)。

這不可避免地會導(dǎo)致針對機器學(xué)習(xí) (ML)、深度學(xué)習(xí)、自然語言處理和其他 AI 工作負載進行優(yōu)化的幾種硬件加速器架構(gòu)。例如，一些 ASIC 設(shè)計為在深度神經(jīng)網(wǎng)絡(luò) (DNN) 上運行，而后者又可以在 GPU 或其他 ASIC 上進行訓(xùn)練。

使 AI 加速器架構(gòu)至關(guān)重要的是 AI 任務(wù)可以大規(guī)模并行。此外，人工智能加速器設(shè)計與多核實現(xiàn)交織在一起，這凸顯了人工智能加速器架構(gòu)的重要性。

接下來，人工智能設(shè)計通過添加越來越多的加速器來對算法進行越來越精細的分割，以提高神經(jīng)網(wǎng)絡(luò)的效率。用例越具體，就越有機會細粒度地使用多種類型的硬件加速器。

在這里，值得一提的是，除了將人工智能加速器整合到定制芯片中外，加速器卡也被用于提高云服務(wù)器和本地數(shù)據(jù)中心的性能并減少延遲。例如，賽靈思公司的Alveo加速器卡與 CPU 相比，可以從根本上加速數(shù)據(jù)庫搜索、視頻處理和數(shù)據(jù)分析（圖 1）。

圖 1：與高端 GPU 等固定功能加速器相比，Alveo U250 加速器卡將實時推理吞吐量提高了 20 倍，并將低于 2 毫秒的延遲降低了 4 倍以上。（圖片：賽靈思公司）

可編程性 AI 設(shè)計中發(fā)生了很多動態(tài)變化，因此，軟件算法的變化速度超過了 AI 芯片的設(shè)計和制造速度。它強調(diào)了在這種情況下往往成為固定功能設(shè)備的硬件加速器面臨的一個關(guān)鍵挑戰(zhàn)。

因此，加速器中必須具有某種可編程性，使設(shè)計人員能夠適應(yīng)不斷變化的需求?？删幊烫匦詭淼脑O(shè)計靈活性還允許設(shè)計人員處理各種 AI 工作負載和神經(jīng)網(wǎng)絡(luò)拓撲。

英特爾公司通過以大約 20 億美元的價格收購了一家位于以色列的可編程深度學(xué)習(xí)加速器開發(fā)商，響應(yīng)了這一對人工智能設(shè)計可編程性的呼吁。Habana 用于訓(xùn)練的Gaudi處理器和用于推理的Goya處理器提供了易于編程的開發(fā)環(huán)境（圖 2）。

圖 2：這就是開發(fā)平臺和工具如何使用 Gaudi 訓(xùn)練加速器加速 AI 芯片設(shè)計。（圖片：哈瓦那）

邊緣的人工智能現(xiàn)在很明顯，人工智能推理的市場比人工智能訓(xùn)練要大得多。這就是為什么業(yè)界見證了各種芯片正在針對從訓(xùn)練到推理的各種 AI 工作負載進行優(yōu)化。

這將微控制器 (MCU) 帶入了主要與強大的 SoC 相關(guān)聯(lián)的 AI 設(shè)計領(lǐng)域。這些 MCU 正在整合 AI 加速器，為對象檢測、面部和手勢識別、自然語言處理和預(yù)測性維護等應(yīng)用中資源受限的工業(yè)和物聯(lián)網(wǎng)邊緣設(shè)備提供服務(wù)。

以 Arm 的Ethos U-55microNPU ML 加速器為例，NXP Semiconductors 正在將其集成到其基于 Cortex-M 的微控制器、跨界 MCU 和應(yīng)用處理器中的實時子系統(tǒng)中。Ethos U-55 加速器與 Cortex-M 內(nèi)核協(xié)同工作以實現(xiàn)小尺寸。其先進的壓縮技術(shù)可顯著節(jié)省電力并減少 ML 模型大小，從而能夠執(zhí)行以前僅在較大系統(tǒng)上運行的神經(jīng)網(wǎng)絡(luò)。

NXP 的eIQML 開發(fā)環(huán)境為 AI 設(shè)計人員提供了多種開源推理引擎選擇。根據(jù)具體的應(yīng)用要求，這些 AI 加速器可以集成到各種計算元素中：CPU、GPU、DSP 和 NPU。

審核編輯 黃昊宇