近日合作媒體《天下雜志》一篇〈臺(tái)積電真的超越英特爾？大客戶這樣吐槽……〉討論臺(tái)積電、三星的技術(shù)節(jié)點(diǎn)數(shù)字恐怕做過(guò)美化的問(wèn)題引起不小的關(guān)注，這樣的問(wèn)題其實(shí)在先前即為半導(dǎo)體業(yè)界所持續(xù)論戰(zhàn)，并在蘋果 A9 芯片門事件，iPhone 6s A9 處理器分由臺(tái)積電、三星代工時(shí)討論來(lái)到最高峰，以實(shí)際情況而言，臺(tái)積電、三星制程技術(shù)真的跟英特爾差很大？

　　半導(dǎo)體三雄納米制程到底在爭(zhēng)什么？

　　臺(tái)積電、三星與英特爾的先進(jìn)制程競(jìng)賽打得火熱，在目前 14/16 納米之后，制程戰(zhàn)一路來(lái)到了 10 納米。這些數(shù)字背后的意義其實(shí)指的是“線寬”，精確一點(diǎn)而言，就是金屬氧化物半導(dǎo)體場(chǎng)效電晶體（MOSFET）的閘極長(zhǎng)度（Gate Length）。

　　場(chǎng)效電晶體用閘極來(lái)控制電流的通過(guò)與否，以代表 0 或 1 的數(shù)碼訊號(hào)，也是整個(gè)結(jié)構(gòu)中最細(xì)微、復(fù)雜的關(guān)鍵，當(dāng)閘極可以縮小，電晶體體積也能跟著縮小，一來(lái)切換速度得以提升，每個(gè)芯片能塞入更多電晶體或縮小芯片體積；再者，當(dāng)閘極長(zhǎng)度愈小，閘極下方電子通道愈窄，之間的轉(zhuǎn)換效率提升、能量的耗損也能降低，收減少耗電量之效，但當(dāng)閘極太薄，源極與汲極距離愈靠近，電子也可能不小心偷溜過(guò)去產(chǎn)生漏電流，加以也有推動(dòng)力不足的問(wèn)題，這也是為何制程微縮難度愈來(lái)愈高；臺(tái)積、英特爾與三星群雄間爭(zhēng)的你死我活的原因。

　　（Source：Hightech 科技***）

　　三者 14/16 制程節(jié)點(diǎn)數(shù)字都灌水？

　　包含半導(dǎo)體芯片和系統(tǒng)還原工程與分析廠商 ChipWorks、Techinsights 與半導(dǎo)體分析廠商 Linley Group 都對(duì)臺(tái)積電、三星、英特爾 16/14 納米做過(guò)比較。

　　從 Linley Group 與 Techinsights 實(shí)際分析的結(jié)果，包含英特爾、臺(tái)積電與三星在 14/16 納米實(shí)際線寬其實(shí)都沒(méi)達(dá)到其所稱的制程數(shù)字，根據(jù)兩者的數(shù)據(jù)，臺(tái)積電 16 納米制程實(shí)際測(cè)量最小線寬是 33 納米，16 納米 FinFET Plus 線寬則為 30 納米，三星第一代 14 納米是 30 納米，14 納米 FinFET 是 20 納米，英特爾 14 納米制程在兩家機(jī)構(gòu)測(cè)量結(jié)果分別為 20 納米跟 24 納米。

　　（Source：Linley Group）

　　（Source：Techinsights）

　　英特爾技術(shù)真的依然狠甩臺(tái)積、三星？

　　調(diào)研 The Linley Group 創(chuàng)辦人暨首席分析師 Linley Gwennap，在 2016 年 3 月接受半導(dǎo)體專業(yè)期刊 EETimes 采訪時(shí)，也透露了晶圓代工廠間制程的魔幻數(shù)字秘密，Gwennap 指出，傳統(tǒng)表示制程節(jié)點(diǎn)的測(cè)量標(biāo)準(zhǔn)是看閘極長(zhǎng)度，但在行銷的努力下，節(jié)點(diǎn)名稱不再與實(shí)際閘極長(zhǎng)度相符合，不過(guò)，差距也不會(huì)太大，Gwennap 即言，三星的 14 納米約略等于英特爾的 20 納米。Gwennap 認(rèn)為，臺(tái)積電與三星目前的制程節(jié)點(diǎn)仍落后于英特爾，以三星而言，14 納米制程稱作 17 納米會(huì)較佳，而臺(tái)積電 16 制程其實(shí)差不多是 19 納米。

　　但美國(guó)知名財(cái)經(jīng)博客 The Motley Fool 技術(shù)專欄作家 Ashraf Eassa 從電子顯微鏡圖來(lái)看，認(rèn)為英特爾、三星甚至臺(tái)積電在三者 14/16 納米制程差距或許不大。Ashraf Eassa 對(duì)比英特爾 14 與 22 納米，以及三星 14 納米的電子顯微鏡圖，其指出，英特爾 14 納米側(cè)壁的斜率要比 22 納米垂直，根據(jù)官方的說(shuō)法，這能使英特爾的散熱鰭片（fin）更高更瘦，以提升效能。

　　（Source：The Motley Fool）

　　而三星 14 納米制程電子顯微鏡圖相較起來(lái)，和英特爾 14 納米制程還比較相近，加以 Ashraf Eassa 用臺(tái)積電宣稱 16 納米 FinFET Plus 能比三星最佳的 14 納米技術(shù)在相同功率下，效能能比三星提升 10% 來(lái)推測(cè)，臺(tái)積電 16 納米 FinFET Plus 的晶體管結(jié)構(gòu)應(yīng)與三星相差不遠(yuǎn)，甚至鰭片（fin）會(huì)更加細(xì)長(zhǎng)。

　　（Source：The Motley Fool）

　　然而，線寬并非衡量半導(dǎo)體制程的唯一條件，也并非半導(dǎo)體廠技術(shù)能力的唯一評(píng)定標(biāo)準(zhǔn)。

　　就像調(diào)研 International Business Strategies（IBS）創(chuàng)辦人暨CEO Handel Jones 所言，沒(méi)有一項(xiàng)單一的測(cè)量方式就能評(píng)定技術(shù)的效能、功耗以及電晶體密度。Jones 進(jìn)一步指出， M1 金屬層間距是重要的，但局部互連（local interconnect）也可能影響芯片閘的密度與效能，閘極間距對(duì)閘極密度重要，但散熱鰭片（fin）對(duì)性能影響同樣甚鉅。

　　另外，耗電量的不只是閘極長(zhǎng)度而已，包括：材料種類、元件結(jié)構(gòu)、制程品質(zhì)等等都會(huì)有影響。也因此，分析師們對(duì)英特爾、臺(tái)積電、三星制程技術(shù)孰優(yōu)孰劣仍是莫衷一是。Gwennap 認(rèn)為，如同 14 納米制程，英特爾 10 納米制程同樣會(huì)優(yōu)于臺(tái)積電和三星；Jones 覺得英特爾與臺(tái)積電到了 10 納米制程效能應(yīng)能旗鼓相當(dāng)；VLSI Research CEO G. Dan Hutcheson 則語(yǔ)帶保留指出，臺(tái)積電 10 納米將大幅超越英特爾 14 納米節(jié)點(diǎn)，但其也稱英特爾 14 納米節(jié)點(diǎn)目前維持了兩年，臺(tái)積電已發(fā)展到 10 納米與 7 納米計(jì)劃，正以比其他廠商都還要快的速度在前進(jìn)。

　　從幾位分析師的說(shuō)法，可以看出英特爾在技術(shù)上仍有所領(lǐng)先，但領(lǐng)先的幅度已慢慢縮小，而對(duì)客戶而言，看的更不僅僅是技術(shù)領(lǐng)先與否，包含良率、耗電量等因素都在考量范圍之內(nèi)，而非只有制程一項(xiàng)因素而已。如果光從數(shù)字就可評(píng)斷，那在先前蘋果 A9 芯片門事件也不會(huì)因此而鬧得沸沸揚(yáng)揚(yáng)了，畢竟三星的整體數(shù)字是優(yōu)于臺(tái)積電。

　　Here’s How Samsung’s 14-Nanometer Transistors Compare to Intel Corp.’s

　　Silicon Lacks Clear Metrics:No one number pegs a process

　?。ㄊ讏D來(lái)源：臺(tái)積電官網(wǎng)）