關(guān)于四級(jí)單元閃存糾錯(cuò)問(wèn)題的潛在解決方法。

與此前的平面NAND相比，3D NAND技術(shù)的運(yùn)用將使得錯(cuò)誤檢查代碼更易于實(shí)現(xiàn)，這也進(jìn)一步確定了容量提升的四級(jí)單元技術(shù)的可行性。

錯(cuò)誤檢查代碼（ECC）技術(shù)的使用范圍包括通過(guò)采用算法以計(jì)算為存儲(chǔ)數(shù)據(jù)添加冗余所需添加與使用的位數(shù)，在固定大小區(qū)域內(nèi)工作的分組代碼與Reed-Solomon編碼即是此類技術(shù)的應(yīng)用實(shí)例。并且與該技術(shù)能夠完成的糾錯(cuò)量相比，其可檢測(cè)到的錯(cuò)誤數(shù)量更多。

低密度奇偶校驗(yàn)（LDPC）編碼是ECC技術(shù)的一種較新版本。BCH（Bose-Chaudhuri-Hocquenghem）編碼則是另一項(xiàng)糾錯(cuò)技術(shù)，這種二進(jìn)制BCH編碼可被設(shè)計(jì)用于多位數(shù)糾錯(cuò)。通常而言，客戶希望能夠完成的糾錯(cuò)位數(shù)越多，則需要添加到數(shù)據(jù)中的冗余ECC位數(shù)就越多。

由于讀取單元無(wú)法提供明確的1或0，因此在這種情況下，一個(gè)或多個(gè)字節(jié)的值可能會(huì)因錯(cuò)誤而失真，所以NAND閃存需要配有ECC。

而ECC編碼則能夠檢測(cè)并糾正以上所提及的錯(cuò)誤。

隨著NAND讀取難度的增加，需要添加的ECC位數(shù)與ECC算法的復(fù)雜程度也隨之提高。其中，“讀取難度”一種概括性說(shuō)法，其具體是指單元可讀性隨著單元尺寸與其所存儲(chǔ)的位數(shù)增加而降低。

舉例而言，小單元之間可能存在跨區(qū)效應(yīng)，具體表現(xiàn)為一個(gè)單元內(nèi)的設(shè)置值可能會(huì)對(duì)相鄰單元內(nèi)的設(shè)置造成一定影響。而其中所涉及的設(shè)置值還包括電子——其數(shù)量與穩(wěn)定性會(huì)隨著單元尺寸縮小而降低。

因此，與SLC（一級(jí)單元）相比，MLC（二級(jí)單元）與TLC（三級(jí)單元）閃存的讀取固然會(huì)更困難。當(dāng)然，盡管QLC（四級(jí)單元）在技術(shù)上已具有一定可行性，但由于單元可讀性以及ECC編碼與算法仍是亟待解決的兩大難題，所以直到現(xiàn)在QLC還尚未具備實(shí)用性。

SanDisk公司曾于2009年試圖采用43納米幾何平面結(jié)構(gòu)實(shí)現(xiàn)QLC NAND的生產(chǎn)，但在經(jīng)歷了一年左右的研究后即選擇了放棄。

同樣，與25納米單元以及35納米單元相比，20納米的MLC閃存單元更難實(shí)現(xiàn)讀取。此外，16納米的MLC閃存單元?jiǎng)t是很難實(shí)現(xiàn)再次讀取，而在此級(jí)別上所采用的ECC已經(jīng)實(shí)現(xiàn)了BCH與LDPC ECC技術(shù)的融合。

根據(jù)Objective Analysis公司的Jim Handy簡(jiǎn)要報(bào)告可知，選擇采用3D NAND將會(huì)讓這些難題簡(jiǎn)化。

其中的兩大主要原因如下：

首先，當(dāng)3D NAND閃存芯片建成之后，單元尺寸將從15納米恢復(fù)至40納米左右，爾后即可在該芯片上采用最先進(jìn)的2D或平面NAND技術(shù)。

其次則是源于3D NAND的構(gòu)建方式。“3D NAND的浮柵或電荷捕獲將在作為通道的接桿附近形成一個(gè)圓圈，從而讓其面積增加了三倍以上。故而現(xiàn)在3D NAND芯片的面積大致相當(dāng)于一款90納米的平面NAND芯片。”

另外，Jim Handy還提供了一張圖表以展示MLC與TLC閃存在不同單元尺寸條件下通常所需的ECC位數(shù)。

根據(jù)圖表顯示，TLC NAND閃存的單元尺寸在15納米工藝幾何尺寸時(shí)所需ECC位數(shù)已超過(guò)75比特，而當(dāng)芯片的幾何尺寸為90納米時(shí)，ECC的位數(shù)需求則在15以下。

對(duì)此，Handy在其報(bào)告中寫(xiě)道：“我們據(jù)此即可推斷QLC 3D NAND所需的位數(shù)將少于20。這也是為何與以往的平面NAND相比，采用3D NAND能夠提升QLC可行性的原因。”

此外，Handy還描繪了每單元擁有更多位數(shù)的前景。“從長(zhǎng)遠(yuǎn)看來(lái)，我認(rèn)為大多數(shù)3D NAND控制器將會(huì)采用LDPC以確保每單元存儲(chǔ)4字節(jié)以上的數(shù)據(jù)。當(dāng)然，實(shí)現(xiàn)這一目標(biāo)需要一些時(shí)間。而在短期內(nèi)，3D NAND將能夠通過(guò)使用簡(jiǎn)單的BCH算法完成其向QLC轉(zhuǎn)變。”

試想每單元能夠存儲(chǔ)5比特字節(jié)的閃存——或稱之為五級(jí)單元或PLC閃存？由于QLC已經(jīng)用于代表四級(jí)單元閃存，所以我們不能將五級(jí)單元按quintuple level cell首字母縮寫(xiě)命名，并且其將比QLC閃存增加25%，每單元存儲(chǔ)為5比特而非4比特。因此，一款容量為1 TB的QLC SSD或?qū)⒖赡茏優(yōu)?.25 TB的PLC SSD。恩，此番前景的確令人欣喜，但或許仍需數(shù)年才能得以實(shí)現(xiàn)。

目前看來(lái)，QLC閃存似乎已具備一定的可行性，我們或?qū)⒂诮衲昴甑妆憧梢?jiàn)其真身。