10nm簡介

10nm即CPU的“制作工藝”，是指在生產(chǎn)處理器的過程中，集成電路的精細度，也就是說精度越高，生產(chǎn)工藝越先進。在同樣的體積下可以塞進更多電子元件，處理器的性能更強，功耗更低。［1］10nm制程芯片面積遠遠小于14nm制程芯片，這意味著廠商有更多的空間來為智能手機設計更大的電池或更纖薄的機身。工藝的改善加上更先進的芯片設計，能夠顯著延長手機續(xù)航時間。

臺積電宣布10nm工藝完工

在不久前的股東會議上，臺積電高調(diào)公布了2016年二季度運營及技術(shù)發(fā)展情況，并將資本支出提高至105億美元（比英特爾高出近5億美元），顯示出股東對公司未來的發(fā)展非?？春谩?/p>

會議上，臺積電CEO劉德音公布了工藝進展：已經(jīng)有三個客戶使用10nm工藝完成流片。雖然劉德音沒有公布這三位電子元器件和IC客戶的具體信息，但能用得起10mn工藝芯片的也就是蘋果（A10）、聯(lián)發(fā)科（X30）和海思（新一代麒麟處理器）。劉德音還表示，年底前將會收到更多客戶的10nm芯片流片訂單。

此外，臺積電還計劃在2020年完成5nm工藝的研發(fā)，預計在量產(chǎn)（7nm/5nm工藝）的時候使用EUV光刻工藝。以提高密度、簡化工藝并降低成本。EUV是新一代半導體工藝突破的關(guān)鍵，利用遠紫外光的EUV曝光技術(shù)作為可使電子元器件和IC等半導體進一步微細化，因此備受期待。早期臺積電和三星還為了首先使用EUV工藝打過嘴仗。

前臺積電公司已經(jīng)在7nm節(jié)點研發(fā)上使用了EUV工藝，實現(xiàn)了EUV掃描機、光罩及印刷的工藝集成。 臺積電表示目前他們有4臺ASML公司的NX:3400光刻機在運行，2017年第一季度還會再購買2臺。

之前有報道稱三星也購買了ASML公司的量產(chǎn)型EUV光刻機，目的是在2017年加速7nm工藝量產(chǎn)。

在7nm工藝方面也進展順利，臺積電宣稱已經(jīng)提前56Mb SRAM芯片。劉德音稱臺積電的7nm工藝無論在功耗、性能以及PPA密度等方面，都比對手（英特爾、三星）出色，預計2017年上流片、2018年正式量產(chǎn)。

目前臺積電方面使用的是16nm工藝，預計今年三、四季度會量產(chǎn)10nm工藝。于此同時，競爭對手三星也將在今年年底采用10nm工藝，目前有消息稱高通驍龍830采用的就是三星10nm工藝，而今年下半年iPhone7搭載的A10芯片，也有可能用上臺積電10nm工藝。

據(jù)Mark Liu介紹，臺積電7nm標準技術(shù)將同時用于手機和高性能計算應用兩個方面，而10nm工藝主要用于手機設備。這意味著這，很多手機處理器會使用臺積電10nm工藝，桌面顯卡只能等到7nm出現(xiàn)。

臺積電10nm已量產(chǎn)

積電（TSMC）在美國奧斯汀舉行的“Collaborating to Enable Design with the Latest Processors and FinFET Processes， including 7nm”（由美國新思科技、英國ARM和臺積電聯(lián)合舉辦）上，介紹了采用10nm FinFET及7nm FinFET工藝的設計和生產(chǎn)進展情況。演講人跟上年一樣。

初次使用三重曝光的10nm工藝，第一款芯片已于2016年第一季度送廠生產(chǎn)（設計完成）。預計10nm工藝的量產(chǎn)將于2016年內(nèi)開始。ARM于上周（5月30日）發(fā)布了利用10nm工藝制造的瞄準智能手機SoC的CPU內(nèi)核“ARM Cortex-A73”和GPU內(nèi)核“ARM Mali-G71”。

可以考慮每層各異的布線電阻及過孔電阻的設計流程　臺積電的幻燈片。

至于7nm工藝，Willy Chen表示“已簽訂了20多個合同”。已有用戶開始設計，將于2017年下半年送廠生產(chǎn)。7nm工藝的量產(chǎn)將于2018年開始。據(jù)Willy Chen介紹，7nm工藝與10nm工藝相比，邏輯集成度將提高60%，性能和耗電量將改善30～40%。另外，Willy Chen表示，希望利用該工藝不僅生產(chǎn)智能手機，還生產(chǎn)HPC（High Performance Computing）的芯片。

雖然有人預測7nm工藝將使用四重曝光，不過現(xiàn)在看來可能跟10nm工藝一樣采用三重曝光。Willy Chen介紹說“10nm和7nm工藝的設計流程基本相同”，不過，7nm工藝有些地方需要注意，比如要想發(fā)揮高速工藝實力有三個要點。即：（1）牢固的時鐘網(wǎng)布設方法，（2）削減布線延遲，（3）更加整合的設計流程。

　　10nm：臺積電已經(jīng)準備好了

　　至于臺積電，其10nm工藝（CLN10FF）已經(jīng)有12和15兩個工廠能夠達到合格要求，其大規(guī)模量產(chǎn)大概時間為2017年下半年。預計未來這兩個工廠每季度能夠生產(chǎn)上萬片芯片。臺積電希望能夠不斷增加產(chǎn)能，計劃在今年出貨40萬片晶圓。

　　考慮到FinFET技術(shù)冗長的生產(chǎn)周期，臺積電想要提高10nm工藝的產(chǎn)能來滿足其主要客戶的芯片需求，還需要很長的產(chǎn)能爬坡時間。那么蘋果如果想要使用采用這一工藝的芯片，為其今年九月或者是十月推出新手iPhone進行大量備貨，在前期還是非常困難的。

　　CLN10FF技術(shù)與CLN16FF+技術(shù)相比到底存在多少優(yōu)勢，這個問題在臺積電內(nèi)部已經(jīng)進行過多次討論，該工藝明顯是針對移動設備使用的SOC，而不是為普通芯片廠商準備的。在相同的功率和復雜性上，該工藝能夠提高50%的芯片密度。如果采用同一頻率和復雜性，同時降低40%的功耗，同樣能夠帶來20%的性能提升。

　　與三星不同的是，臺積電并不打算在10nm工藝上推出多個改進型工藝。臺積電預計在明年直接推出7nm工藝。7nm對于半導體制造工藝來說是非常重要的里程碑，吸引了很多設計者為之努力。

　　但是，臺積電的野心明顯不止于此，臺積電未來還打算推出多種專門針對超小型和超低功耗應用的制造工藝。

　　三星/臺積電10nm產(chǎn)能緊張：小米6遭殃

　　在2017年，10nm工藝制程將成為芯片中最主要的技術(shù)。聯(lián)發(fā)科HelioX30和高通驍龍835處理器以及傳聞中的麒麟970芯片都將使用10nm工藝，而這些芯片不出意外會在明年安卓旗艦中扮演重要角色。

　　不過，最新的爆料顯示，10nm工藝制程的進展并不那么順利。據(jù)網(wǎng)友@冷希Dev透露，由于產(chǎn)能問題，三星以及臺積電兩家手機芯片代工商面臨著不小的問題。三星不能滿足驍龍835的需求，因此自家新旗艦GalaxyS8會受到影響。

　　超越10nm的臺積電：7nmDUV和7nmEUV

　　如前所述，未來臺積電的7nm工藝將會被應用到數(shù)百家公司的數(shù)以千計的不同的應用之中。

　　不過，臺積電最初的計劃并不是這樣。臺積電最初為7nm工藝設計了兩個版本：一種是針對高性能應用的7nm工藝，一種是針對移動應用的7nm工藝。但是這兩種工藝都需要采用浸沒式光刻技術(shù)和DUV技術(shù)。經(jīng)過多次嘗試之后，臺積電最終決定引入更加先進的制造工藝，將EUV技術(shù)引入7nm工藝中。這一方法可以說是從GlobalFoundries制造工藝中得到的借鑒。

　　臺積電的第一代CLN7FF預計將會與2017年第二季度進入試產(chǎn)階段，今年晚些時候可能推出樣片。而大規(guī)模的進行生產(chǎn)則需要等到2018年第二季度。所以，我們?nèi)绻胍诋a(chǎn)品中見到采用7nm工藝的芯片，至少需要等到明年下半年。

　　CLN7FF工藝將會使得芯片制造上在相同晶體數(shù)量的情況下，整體的體積縮小70%；而在相同的芯片復雜性情況下，將能夠降低60%的功耗或者是增加30%的頻率。

　　據(jù)了解，臺積電未來推出的第二代7nm工藝（CLN7FF+），將會引入EUV技術(shù)，這就要求開發(fā)生必須針對7nm工藝重新設計更多的EUV生產(chǎn)規(guī)則。改進后的工藝預計可能縮小15~20%左右的晶圓面積，同時能夠提高性能，降低功耗。

　　此外，與傳統(tǒng)的生產(chǎn)設計工藝相比，使用DUV工具進行設計，能夠極大的縮短生產(chǎn)周期。臺積電第二代7nm工藝（CLN7FF+）預計將于2018年第二季度進行試產(chǎn)，2019年下半年能夠量產(chǎn)面市。

　　事實上，三大代工廠商在7nm工藝節(jié)點上都將會使用EUV技術(shù)。但是ASML和其他EUV設備上想要真的將EUV技術(shù)投入商業(yè)應用，至少還需要兩年的時間。

　　雖然在某些方面EUV可以實現(xiàn)，但是要真的應用還需要等到2019年。臺積電和三星都已經(jīng)在討論第二代EUV工藝了，從目前的情況來看，代工廠商對于EUV廠商的未來的設備進度還是抱有非常大的信心的。