作者：火龍果

引言

經(jīng)過多年的發(fā)展和沉淀，半導(dǎo)體芯片封裝技術(shù)已經(jīng)越來越成熟，如今已有數(shù)百種封裝類型。而在這數(shù)百種封裝類型中，扇出型封裝日益火熱起來，其更被認為是延續(xù)和超越摩爾定律的關(guān)鍵技術(shù)方案。本文，請跟著小為一起了解一下扇出型封裝技術(shù)吧。

1 扇出型（Fan-Out）封裝市場分析

近年來，隨著5G、AI和loT的普及，推動了手機、平板、電腦、汽車等多領(lǐng)域發(fā)展，同樣推動了封裝技術(shù)的演進，對扇出型封裝需求也越來越大，根據(jù)Yole 2021年扇出型市場和技術(shù)分析報告，扇出型封裝增長勢頭正旺，2020-2026年CAGR為15.1%，市場規(guī)模預(yù)計從2020年14.75億美元增長至2026年34.25 億美元。其中，移動消費領(lǐng)域16.13億美元，電信與基礎(chǔ)設(shè)施領(lǐng)域15.97億美元，汽車出行領(lǐng)域2.15億美元。

2020-2026年扇出型封裝市場發(fā)展預(yù)期

（圖片來源：Yole Development）

Core FO, HD FO, UHD FO在I/O以及RDL L/S對比

（圖片來源：Yole Development）

2 扇入型封裝和扇出型封裝區(qū)別

談到扇出型（Fan-Out）封裝，必然會聯(lián)系到扇入型（Fan-In）封裝。扇入型（Fan-In）封裝工藝流程大致描述為，整片晶圓芯片進行封裝測試，之后再切割成單顆芯片，封裝尺寸與芯片尺寸大小相同。

常見的Fan-In(WLCSP)通?？梢苑譃锽OP(Bump On Pad)和RDL(Redistribution Layer)。BOP封裝結(jié)構(gòu)簡單，Bump直接生長在Al pad上；如果Bump位置遠離Al pad，則需要通過RDL將Al pad與Bump相連。

隨著I/O數(shù)量的增加，芯片尺寸無法容納所有I/O時，扇出型封裝由此衍生而來。扇出型封裝基于重組技術(shù)，芯片被切割完畢后，將芯片重新嵌埋到重組載板（8寸，12寸wafer carrier或者600mmX580mm等大尺寸面板），按照與扇入型封裝工藝類似的步驟進行封裝測試，然后將重組載板切割為單顆芯片，芯片外的區(qū)域為Fan-Out區(qū)域，允許將球放在芯片區(qū)域外。

兩者最大的差異為RDL布線，在扇入型封裝中，RDL向內(nèi)布線，而在扇出型封裝中，RDL既可向內(nèi)又可向外布線，所以扇出型封裝可以實現(xiàn)更多的I/O。

3 扇出型封裝細解

扇出型封裝目前存在兩大技術(shù)分支，即扇出型晶圓級封裝（FOWLP）以及扇出型面板級封裝（FOPLP）。

FOWLP封裝2009年量產(chǎn)，但彼時只應(yīng)用于手機基帶芯片。真正轉(zhuǎn)折點是2016年，iPhone7系列A10處理器采用TSMC基于FOWLP開發(fā)的集成扇出型芯片堆疊（Integrated Fan-Out Package on Package, InFO-PoP）封裝，此后扇出型（Fan-Out）封裝成為熱點，各大手機OEM廠商爭相追求HDFO(High-Density Fan-Out)封裝。

FOWLP與FOPLP工藝對比

iPhone7系列A10處理器InFO-PoP

（圖片來源：TSMC）

扇出型封裝技術(shù)演進

（圖片來源：Yole Development）

3.1 FOWLP封裝技術(shù)

FOWLP封裝技術(shù)主要分為Chip first以及Chip last，而Chip first可再分為Die face up（如Deca Technologies M-Series封裝）以及Die face down（RCP以及eWLB封裝等），Chip last形式又被稱為RDL first，大致封裝流程可參考下圖：

☆Chip first, die face down封裝技術(shù)

飛思卡爾于2006年左右推出重分布封裝（Reconstituted Chip Package:RCP），英飛凌于2007年左右推出嵌入式晶圓級BGA（Embedded Wafer Level BGA : eWLB）。

RCP與eWLB均為Chip first，dieface down封裝，工藝流程類似，與eWLB不同的是，RCP包括一個銅框架層，有助于改善wafer molding過程中芯片偏移，另外可提供電磁屏蔽和散熱。

RCP封裝

eWLB封裝

日月光自研的FOCos（Fan-Out Chip on Substrate）封裝同樣支持Chip first, die face down封裝技術(shù)。

FOCos-CF封裝（圖片來源：ASE）

☆Chip first, die face up封裝技術(shù)

M-Series封裝技術(shù)由Deca Technologies提出，TSMC于2016年推出的InFO封裝，同樣采用Chip first, die face up封裝技術(shù)。

M-Series封裝

（圖片來源：Deca Technologies）

Chip first, die face up主要優(yōu)點：

（1）芯片背面貼DAF重組，貼裝后偏移較??；

（2）芯片背面貼裝，避免了Chip first, face down情況下芯片邊緣由切割引入的不平整貼裝問題；

（3）更加平坦化，Wafer molding后進行Grinding研磨動作，消除了從芯片表面到Molding compound表面的不平整性。

☆ Chip last(or RDL first), die face down封裝形式

2006年左右由NEC Electronics Corporation提出，Amkor于2015年推出的SWIFT（Silicon Wafer Integrated Fan-Out Technology）封裝采用RDL first技術(shù)，RDL線寬線距能力≤2um，μbump pitch 40um，SWIFT封裝可實現(xiàn)多芯片集成的3D POP封裝以及無需TSV（TSV-Less）具有成本優(yōu)勢的HDFO高密度扇出型封裝，適用于高性能CPU/GPU，FPGA，Mobile AP以及Mobile BB等。

Chip last, die face down

SWIFT封裝

（圖片來源：Amkor Technology）

Fan-In PoP SWIFT

（圖片來源：Amkor Technology）

SWIFT on Substrate

（圖片來源：Amkor Technology）

日月光自研的FOCos（Fan-Out Chip on Substrate）封裝同樣支持Chip last, die face down封裝技術(shù)。

FOCos-CL封裝

（圖片來源：ASE）

Chip last(or RDL first), die face down主要優(yōu)點：

（1）芯片只會在合格的RDL上倒裝芯片，可避免芯片損失，適用于高價格的高端芯片；

（2）芯片通過倒裝方式直接與RDL連接，消除了芯片偏移問題；

（3）超細RDL線寬線距實現(xiàn)HDFO，RDL線寬線距能力≤2um。

RDL制作方式可分為3種：第一種方式是通過PECVD制作SiO2或者SiN介電層以及Cu大馬士革方法制作RDL，RDL線寬線距能力≤2um；第二種方式是通過Polyimide制作介電層以及電鍍銅制作RDL，RDL線寬線距能力＞2um；第三種方式結(jié)合了前兩種方式，又稱為Hybrid RDL。

Hybrid RDL FOWLP工藝流程

（圖片來源：Fan-Out Wafer-Level Packaging）

☆FOWLP封裝技術(shù)優(yōu)勢

☆FOWLP封裝技術(shù)對比

☆ 支持FOWLP封裝技術(shù)主流公司

目前業(yè)內(nèi)主流封裝廠以及TSMC都基于不同的技術(shù)特點開發(fā)出各自的FOWLP技術(shù)，如下圖所示。艾為基于自身產(chǎn)品的特點以及封裝廠的技術(shù)優(yōu)勢，很早就已經(jīng)開始關(guān)注FOWLP技術(shù)，并已經(jīng)開始在一些產(chǎn)品上采用部分封裝廠的FOWLP技術(shù)，艾為目前采用FOWLP封裝技術(shù)的產(chǎn)品主要應(yīng)用在電壓轉(zhuǎn)換器、音頻功率放大器、負載開關(guān)等。

3.2 FOPLP封裝技術(shù)

FOPLP封裝流程與FOWLP類似，重組載板由8寸/12寸wafer carrier轉(zhuǎn)換為大尺寸面板，以610mmX457mm尺寸面板為例，面積為12寸wafer carrier的3.9倍，單片產(chǎn)出數(shù)量為FOWLP的3.9倍，成本優(yōu)勢較大。

艾為也對FOPLP封裝技術(shù)的發(fā)展保持著高度的關(guān)注，目前也已經(jīng)開始在部分產(chǎn)品上嘗試FOPLP技術(shù)，在不久的將來也會推出基于FOPLP封裝技術(shù)的產(chǎn)品。

根據(jù)Yole對FOWLP以及FOPLP市場預(yù)測，F(xiàn)OWLP目前仍為扇出型（Fan-Out）封裝主流，F(xiàn)OPLP正處于平穩(wěn)增長階段，預(yù)計市場占有率將由2020年的3%提升至2026年的7%。

2020-2026年FOWLP與FOPLP增加預(yù)測

（圖片來源：Yole Development）

4 扇出型封裝展望

扇出型（Fan-Out）封裝等先進封裝成為延續(xù)摩爾定律的關(guān)鍵封裝技術(shù)，也為Chiplet技術(shù)提供了很好的基礎(chǔ)，可實現(xiàn)芯片體積微小化以及多芯片高密度集成，扇出型（Fan-Out）封裝關(guān)鍵挑戰(zhàn)點在于更小的微凸塊間距（μbump pitch: 40um-30um-20um-10um），新型鍵合方式（TCB&NCP, TCB&NCF, Hybrid Bonding等），以及更大的互連密度（RDL L/S: 2/2um-1/1um-0.5/0.5um）。

編輯：黃飛